[發明專利]采樣時刻失配校準裝置、方法及時間交織模數轉換器

有效

• 申請號: 201810145403.3
• 申請日: 2018-02-12
• 公開（公告）號: CN108282163B
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 富浩宇;張輝;李丹;王海軍;陳正;李琪林;高遠
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/12
• 代理公司: 上海弼興律師事務所 31283
• 代理人: 薛琦;羅朗

本發明公開了一種采樣時刻失配校準裝置、方法及時間交織模數轉換器，其中，采樣時刻失配校準裝置包括參考通道、若干采樣子通道、校準調節模塊和偽隨機電平發生器，參考通道、采樣子通道均與校準調節模塊電連接，偽隨機電平發生器分別與參考通道和采樣子通道電連接。本發明采用偽隨機電平發生器，并根據偽隨機電平Vth得到參考通道的采樣點的極性和采樣子通道的采樣點的極性，然后通過簡單極性統計獲得過零點數量，再根據相對過零點數來調節子采樣時鐘相對參考時鐘的延時值，實現校準，校準速度快，可不受通道數的限制，也可適用于相干采樣。

技術領域

本發明涉及模數轉換技術領域，特別涉及一種采樣時刻失配校準裝置、方法及時間交織模數轉換器。

背景技術

在傳統的多通道TIADC(Time interleaved analog-to-digital converter，時間交織模數轉換器)中，一般通過額外的校準ADC通道來對采樣子ADC通道進行采樣時刻校準。

圖1為基于互相關統計的校準系統組成框圖，當校準ADC通道(Cal-ADC)的采樣信號phi_cal與采樣子ADC通道(Sub-ADC)的采樣信號phi_sub的采樣時刻失配越小，則兩個通道對輸入信號Vin的采樣輸出Dout的相關性越大，經相互運算、累加平均后互相關將在無失配時達到最大(如圖2所示)，其中其中N為采樣數，Dout[n]為第n個采樣值。因此，可由控制邏輯單元根據來調整phi_sub相對phi_cal的延時值τ，實現phi_sub相對phi_cal的校準。由于校準容易受限于ADC量化噪聲，在采樣時刻匹配要求較高，或者延時值τ調節步長較小時，互相關結果可能維持不變，使校準邏輯無法正常運轉，尤其是當Sub-ADC的分辨率較低時，這一困擾將更加嚴重。

圖3為基于過零點統計的校準系統組成框圖，當校準ADC通道(Sub-ADC1)的采樣時鐘phi_sub1與采樣子ADC通道(Sub-ADC2)的采樣時鐘phi_sub2的相位剛好相差180度，Sub-ADC1與Sub-ADC2的采樣點均勻的分布在時間軸上，即第k時刻，Sub-ADC2的采樣點Dout₂[k]與Sub-ADC1在第k-1時刻的采樣點Dout₁[k-1]和第k+1時刻的采樣點Dout₁[k+1]的時間間隔相等(如圖4中的虛線采樣點)；如果采樣時刻失配，比如Sub-ADC2的采樣時鐘相位提前，此時Sub-ADC2的采樣點Dout₂[k]與其前一時刻的Sub-ADC1采樣點Dout₁[k-1]的時間間隔T₁₂變小，而與其后一時刻的Sub-ADC1采樣點Dout₁[k+1]的時間間隔T₂₁變大，這意味著，Dout₂[k]與Dout₁[k-1]間信號存在過零點的概率變小，而Dout₂[k]與Dout₁[k+1]間信號存在過零點的概率變大。因此，可由過零統計單元根據相鄰輸出數據是否異號來判定過零點情況，并由控制邏輯根據統計結果調整phi_sub2相對phi_sub1的相位，使Sub-ADC2采樣點與其前后采樣點間出現過零點的概率相等來實現校準。雖然不受ADC量化誤差影響。但是，由于過零點統計需要相位差為180度的兩個Sub-ADC的輸出數據，尤其在通道數目增多時，各通道的校準需要更長時間，校準速度變得極為緩慢。

另外，當輸入信號Vin與采樣時鐘相干時，即時鐘信號與輸入信號Vin同步時，采樣得到的輸入信號樣本在時鐘信號周期的整數倍內周期性地出現，此時兩種校準算法均無法正常工作。

發明內容

本發明要解決的技術問題是為了克服現有技術中由于校準系統結構的固有缺陷，當信號頻率與采樣時鐘頻率相干時無法正常校準的缺陷，提供一種采樣時刻失配校準裝置、方法及時間交織模數轉換器。

本發明是通過下述技術方案來解決上述技術問題：