[發明專利]半導體存儲器裝置及其操作方法

有效

• 申請號: 201810145077.6
• 申請日: 2018-02-12
• 公開（公告）號: CN109243508B
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 李熙烈
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C7/10
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;劉久亮

1.一種半導體存儲器裝置，該半導體存儲器裝置包括：

存儲器單元陣列，該存儲器單元陣列包括被編程為多個編程狀態的多個存儲器單元；

外圍電路，該外圍電路被配置為對所述存儲器單元陣列執行編程操作；以及

控制邏輯，該控制邏輯被配置為控制所述外圍電路將所述多個編程狀態劃分成兩個或更多個編程組，并且控制所述外圍電路在所述編程操作期間依次對所述兩個或更多個編程組進行編程，

其中，所述控制邏輯控制所述外圍電路對所述多個存儲器單元當中的要被編程為包括在同一編程組中的編程狀態的存儲器單元同時進行編程，并且

其中，所述控制邏輯控制所述外圍電路首先對所述兩個或更多個編程組當中的具有比第二編程組低的閾值電壓分布的第一編程組執行編程操作，稍后對具有比所述第一編程組高的閾值電壓分布的所述第二編程組執行編程操作。

2.根據權利要求1所述的半導體存儲器裝置，其中，所述外圍電路包括與所述存儲器單元陣列的位線連接的讀寫電路，并且

所述讀寫電路將多個編程允許電壓施加到與所述兩個或更多個編程組當中的選定編程組對應的第一位線。

3.根據權利要求2所述的半導體存儲器裝置，其中，所述讀寫電路將與包括在所述選定編程組中的編程狀態對應的所述多個編程允許電壓分別施加到所述第一位線。

4.根據權利要求2所述的半導體存儲器裝置，其中，所述讀寫電路將編程禁止電壓施加到與不包括所述選定編程組的剩余未選編程組對應的第二位線。

5.根據權利要求4所述的半導體存儲器裝置，其中，所述多個編程允許電壓的電位電平低于所述編程禁止電壓的電位電平。

6.根據權利要求1所述的半導體存儲器裝置，其中，所述兩個或更多個編程組中的每一個包括所述多個編程狀態當中的相鄰編程狀態。

7.一種半導體存儲器裝置，該半導體存儲器裝置包括：

存儲器單元陣列，該存儲器單元陣列包括被編程為多個編程狀態的多個存儲器單元；

外圍電路，該外圍電路被配置為對所述存儲器單元陣列執行編程操作；以及

控制邏輯，該控制邏輯被配置為控制所述外圍電路將所述多個編程狀態分組成第一編程組和第二編程組，并且控制所述外圍電路在所述編程操作期間對所述第一編程組執行編程操作，然后對所述第二編程組執行編程操作，

其中，所述控制邏輯將所述多個編程狀態當中的具有低閾值電壓分布并且彼此相鄰的編程狀態分組到所述第一編程組，并且將所述多個編程狀態當中的具有比所述低閾值電壓分布相對高的閾值電壓分布并且彼此相鄰的編程狀態分組到所述第二編程組。

8.根據權利要求7所述的半導體存儲器裝置，其中，所述控制邏輯對所述多個存儲器單元當中的要被編程為包括在所述第一編程組中的編程狀態的第一存儲器單元同時進行編程，并且

對所述多個存儲器單元當中的要被編程為包括在所述第二編程組中的編程狀態的第二存儲器單元同時進行編程。

9.根據權利要求8所述的半導體存儲器裝置，其中，所述外圍電路包括與所述存儲器單元陣列的位線連接的讀寫電路，并且

所述讀寫電路將多個編程允許電壓施加到與所述第一編程組和所述第二編程組當中的選定編程組對應的第一位線。

10.根據權利要求9所述的半導體存儲器裝置，其中，所述讀寫電路將與包括在所述選定編程組中的編程狀態對應的所述多個編程允許電壓分別施加到所述第一位線。

11.根據權利要求9所述的半導體存儲器裝置，其中，所述讀寫電路將編程禁止電壓施加到與所述第一編程組和所述第二編程組當中的未選編程組對應的第二位線。

12.根據權利要求11所述的半導體存儲器裝置，其中，所述多個編程允許電壓的電位電平低于所述編程禁止電壓的電位電平。