[發明專利]半導體存儲器裝置及其操作方法

有效

• 申請號: 201810145077.6
• 申請日: 2018-02-12
• 公開（公告）號: CN109243508B
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 李熙烈
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/12
• 分類號: G11C7/12;G11C7/10
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;劉久亮

公開了一種半導體存儲器裝置及其操作方法。該半導體存儲器裝置包括：存儲器單元陣列，其包括被編程為多個編程狀態的多個存儲器單元；外圍電路，其被配置為對存儲器單元陣列執行編程操作；以及控制邏輯，其被配置為控制外圍電路將所述多個編程狀態劃分成兩個或更多個編程組并且在編程操作期間依次對所述兩個或更多個編程組進行編程，其中，控制邏輯控制外圍電路對所述多個存儲器單元當中的要被編程為包括在同一編程組中的編程狀態的存儲器單元同時進行編程。

技術領域

本公開涉及電子裝置，更具體地講，涉及半導體存儲器裝置及其操作方法。

背景技術

半導體器件當中的半導體存儲器裝置通常被分類為易失性存儲器裝置和非易失性存儲器裝置。

非易失性存儲器裝置具有相對低的寫和讀速率，但是即使在電源被阻斷時也維持所存儲的數據。因此，使用非易失性存儲器裝置以便存儲不管電源如何需要維持的數據。非易失性存儲器裝置包括只讀存儲器(ROM)、掩模ROM(MROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、閃存、相變RAM(PRAM)、磁RAM(MRAM)、電阻式RAM(RRAM)、鐵電RAM(FRAM)等。閃存通常被分為NOR型和NAND型。

閃存在對數據自由地編程和擦除方面優于RAM，在即使電源被阻斷也可維持所存儲的數據方面優于ROM。閃存被廣泛用作諸如數字相機、個人數字助理(PDA)和MP3播放器的便攜式電子裝置的存儲介質。

發明內容

為了解決與現有技術關聯的上述問題而做出本公開，本公開提供了一種能夠在半導體存儲器裝置的編程操作期間改進編程速度的半導體存儲器裝置及其操作方法。

本公開的示例實施方式提供了一種半導體存儲器裝置，該半導體存儲器裝置包括：存儲器單元陣列，其包括被編程為多個編程狀態的多個存儲器單元；外圍電路，其被配置為對存儲器單元陣列執行編程操作；以及控制邏輯，其被配置為控制外圍電路將所述多個編程狀態劃分為兩個或更多個編程組并且在編程操作期間依次對所述兩個或更多個編程組進行編程，其中，控制邏輯控制外圍電路對所述多個存儲器單元當中的要被編程為包括在同一編程組中的編程狀態的存儲器單元同時進行編程。

本公開的另一示例實施方式提供了一種半導體存儲器裝置，該半導體存儲器裝置包括：存儲器單元陣列，其包括被編程為多個編程狀態的多個存儲器單元；外圍電路，其被配置為對存儲器單元陣列執行編程操作；以及控制邏輯，其被配置為控制外圍電路將所述多個編程狀態分組成第一編程組和第二編程組，并且控制外圍電路在編程操作期間對第一編程組執行編程操作，然后對第二編程組執行編程操作。

本公開的另一示例實施方式提供了一種操作半導體存儲器裝置的方法，該方法包括以下步驟：從半導體器件外部接收要編程的多個數據，并且將所接收的數據存儲在與存儲器單元陣列的位線連接的讀寫電路中；將所述多個數據分組成多個編程組；對所述多個編程組當中的選定編程組執行編程操作；以及當針對選定編程組的編程操作完成時，對下一編程組執行編程操作。

根據本公開的當前示例性實施方式，在半導體器件的編程操作期間，輸入數據根據編程狀態被劃分成兩個或更多個組并且各個組被依次編程，并且與包括在各個組中的編程狀態對應的存儲器單元被同時編程，從而改進了編程速度。

附圖說明

現在將參照附圖在下文中更充分地描述示例實施方式；然而，實施方式可按照不同的形式來具體實現，不應被解釋為限于本文所闡述的實施方式。相反，提供這些實施方式以使得本公開將徹底和完整，并且將向本領域技術人員充分傳達示例實施方式的范圍。

在附圖中，為了例示清晰，尺寸可能被夸大。將理解，當元件被稱為在兩個元件“之間”時，它可以是這兩個元件之間的僅有元件，或者也可存在一個或更多個中間元件。相似的標號始終表示相似的元件。

圖1是用于描述根據本公開的示例實施方式的半導體存儲器裝置的框圖。