[發明專利]像素結構

有效

• 申請號: 201810134336.5
• 申請日: 2018-02-09
• 公開（公告）號: CN108231802B
• 公開（公告）日: 2020-07-10
• 發明（設計）人: 劉冠顯;陳維翰;蔡佳宏;吳安茹;許世華;涂峻豪;劉竹育
• 申請（專利權）人: 友達光電股份有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/786
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

一種像素結構包括薄膜晶體管以及與薄膜晶體管的漏極電性連接的像素電極。薄膜晶體管包括源極、漏極、半導體層、第一絕緣層、第二絕緣層和柵極。半導體層位于源極與漏極上且具有通道。通道設置于源極與漏極之間且具有第一通孔。第一絕緣層位于半導體層上且具有與第一通孔重疊的第二通孔。第二絕緣層位于第一絕緣層上以及第一通孔與第二通孔中。柵極位于第二絕緣層上。

技術領域

本發明涉及一種半導體結構，且特別涉及一種像素結構。

背景技術

顯示面板具有超薄化、體積小及省電等優點，因此已廣泛地被應用在日常生活中。顯示面板包括像素陣列基板、相對于像素陣列基板的對向基板以及設置于像素陣列基板與對向基板之間的顯示介質。像素陣列基板包括基板、配置于基板上的多個薄膜晶體管、與多個薄膜晶體管電性連接的多個像素電極、多條數據線以及多條掃描線等構件，其中又以薄膜晶體管的電性的優劣影響顯示面板的性能最劇。

一般而言，薄膜晶體管包括源極、漏極、半導體層、柵極以及設置于柵極與半導體層之間的至少一絕緣層。若薄膜晶體管的柵極絕緣層(例如：有機柵極絕緣層)的崩潰電壓較低，柵極與半導體層之間通常會設置較厚的絕緣層或多層絕緣層。然而，在柵極與半導體層之間設置較厚的絕緣層或多層絕緣層，會使柵極與半導體層之間的距離增加，進而造成開啟電流過小、次臨界擺幅差等問題。

發明內容

本發明提供一種像素結構，其薄膜晶體管的電性佳。

本發明的像素結構包括薄膜晶體管以及與薄膜晶體管的漏極電性連接的像素電極。薄膜晶體管包括源極、漏極、半導體層、第一絕緣層、第二絕緣層和柵極。半導體層位于源極與漏極上且具有通道。通道設置于源極與漏極之間且具有第一通孔(貫孔)。第一絕緣層位于半導體層上且具有與第一通孔重疊的第二通孔。第二絕緣層位于第一絕緣層上以及第一通孔與第二通孔中。柵極位于第二絕緣層上。

在本發明的一實施例中，上述的通道具有至少一第一通孔所定義的多個側壁。第二絕緣層包括位于至少一第一通孔與至少一第二通孔中且覆蓋通道的側壁的第一部分。

在本發明的一實施例中，上述的第一絕緣層具有至少一第二通孔所定義的多個側壁，而第二絕緣層的第一部分還直接覆蓋第一絕緣層的側壁。

在本發明的一實施例中，上述的第一絕緣層的側壁與通道的側壁切齊。

在本發明的一實施例中，上述的第二絕緣層的第一部分的具有一凹陷。柵極包括第一子柵極部。第一子柵極部位于第二絕緣層的凹陷中且與至少部分的通道的側壁重疊。

在本發明的一實施例中，上述的第二絕緣層還包括第二部分。第二部分位于至少一第一通孔與至少一第二通孔外的第一絕緣層上。柵極還包括第二子柵極部。第二子柵極部位于第二絕緣層的第二部分上。

在本發明的一實施例中，上述的第二絕緣層的相對介電常數大于或等於第一絕緣層的相對介電常數。

在本發明的一實施例中，上述的第一絕緣層的相對介電常數為ε₁，而2≤ε₁≤3。

在本發明的一實施例中，上述的第二絕緣層的相對介電常數為ε₂，而2.5≤ε₂≤15。

在本發明的一實施例中，上述的半導體層包括有機半導體材料。

在本發明的一實施例中，上述的像素結構還包括數據線與掃描線。數據線與薄膜晶體管的源極電性連接。掃描線與薄膜晶體管的柵極電性連接。柵極與源極、漏極、通道的至少一第一通孔以及第一絕緣層的至少一第二通孔重疊設置。