[發明專利]一種具有公共線結構的FPGA

有效

• 申請號: 201810134291.1
• 申請日: 2018-02-09
• 公開（公告）號: CN108427829B
• 公開（公告）日: 2022-11-08
• 發明（設計）人: 陳子賢;王海力;馬明
• 申請（專利權）人: 京微齊力(北京)科技有限公司
• 主分類號: G06F30/34
• 分類號: G06F30/34;G06F30/392
• 代理公司: 北京億騰知識產權代理事務所(普通合伙) 11309
• 代理人: 陳霽

1.一種FPGA芯片，其特征在于，所述FPGA芯片的結構包括多個功能模塊，一個第一公共線組合，多個第一連線，多個第二連線，多個第一開關組合，所述多個第一連線用于所述多個功能模塊向所述第一公共線組合發送數據；

所述第一公共線組合用于所述多個第一連線向所述多個第二連線傳輸數據；

所述多個第二連線用于所述第一公共線組合向所述多個功能模塊向發送數據；

所述第一公共線組合包含多個第一公共線；

每個第一連線通過一個第一開關組合與所述第一公共線組合中每個第一公共線連接，每個第二連線通過一個第一開關組合與所述第一公共線組合中每個第一公共線連接；

其中，所述多個功能模塊中的每個功能模塊中的一個端口連接一個所述第一開關組合；

一個第一公共線組合，連接在所述第一公共線組合上的多個功能模塊，多個第一連線，多個第二連線，多個第一開關組成一個第一層級體系，所述FPGA芯片還包括第二層級，所述第二層級包括第二公共線組合和第二開關組合，所述第二層級用于連接多個第一層級體系；

其中，在每個第一層級體系中，第一公共線組合中第一公共線的數量取決于所有功能模塊中輸出端和輸入端的最大值；在每個第一層級體系中，每個第一開關組合中的開關數量等于第一公共線組合中第一公共線的數量；在每個第一層級體系中，功能模塊中的每個輸出端或者輸入端都通過開關組合與該第一層級體系中的公共線組合中的每根公共線連接，經過第一開關組合，任何一個輸出端或者輸入端可以連接到公共線組合中的任何一根公共線。

2.根據權利要求1所述的FPGA芯片，其特征在于，

當第一公共線組合所連接的功能模塊中的輸出端的個數最大值大于或者等于輸入端的個數最大值時，所述第一公共線組合中第一公共線的個數為輸出端的個數最大值；

當第一公共線組合所連接的功能模塊中的輸出端的個數最大值小于輸入端的個數最大值時，所述第一公共線組合中第一公共線的個數為輸入端的個數最大值。

3.根據權利要求1所述的FPGA芯片，其特征在于，所述第一開關組合包含多個開關，所述多個開關的個數等于所述第一公共線組合中第一公共線的個數。

4.根據權利要求1所述的FPGA芯片，其特征在于，每個第一層級體系包含一個跨層級功能模塊，每個跨層級功能模塊包含至少一個輸出端通過所述第二開關組合與所述第二公共線組合連接，每個跨層級功能模塊包含至少一個輸入端與所述第二公共線組合連接。

5.根據權利要求4所述的芯片，其特征在于，所述第二開關包含多個第一開關組合。