[發明專利]一種具有公共線結構的FPGA

有效

• 申請號: 201810134291.1
• 申請日: 2018-02-09
• 公開（公告）號: CN108427829B
• 公開（公告）日: 2022-11-08
• 發明（設計）人: 陳子賢;王海力;馬明
• 申請（專利權）人: 京微齊力(北京)科技有限公司
• 主分類號: G06F30/34
• 分類號: G06F30/34;G06F30/392
• 代理公司: 北京億騰知識產權代理事務所(普通合伙) 11309
• 代理人: 陳霽

本發明涉及FPGA芯片布線結構，包括多個功能模塊，一個第一公共線組合，多個第一連線，多個第二連線，多個第一開關組合，其中，多個第一連線用于多個功能模塊向第一公共線組合發送數據；第一公共線組合用于多個第一連線向多個第二連線傳輸數據；多個第二連線用于第一公共線組合向多個功能模塊向發送數據；第一公共線組合包含多個第一公共線；每個第一連線通過一個第一開關組合與第一公共線組合中每個第一公共線連接，每個第二連線通過一個第一開關組合與第一公共線組合中每個第一公共線連接。本發明通過增加公共線結構和開關組合，實現功能模塊之間的數據傳輸，節省多個模塊之間傳輸數據的線路。

技術領域

本發明涉及現場可編程邏輯門陣列(Field Programmable Gate Array,FPGA)的芯片結構，尤其涉及芯片布線結構領域。

背景技術

傳統FPGA中邏輯模塊之間傳輸數據時，在兩個需要傳輸數據的模塊之間，都有金屬線連接，多個邏輯模塊之間存在大量的用于傳輸數據的線路，這些線路由于數量過多，導致占用面積過大，功耗過高。

發明內容

本發明的目的在于，解決現有技術中存在的上述不足之處，把功能模塊連接到公共線組合上，節省多個模塊之間傳輸數據的線路。

為實現上述目的，本發明提供了一種FPGA芯片，該芯片包括多個功能模塊，一個第一公共線組合，多個第一連線，多個第二連線，多個第一開關組合，其中，多個第一連線用于多個功能模塊向第一公共線組合發送數據；第一公共線組合用于多個第一連線向多個第二連線傳輸數據；多個第二連線用于第一公共線組合向多個功能模塊向發送數據；第一公共線組合包含多個第一公共線；每個第一連線通過一個第一開關組合與第一公共線組合中每個第一公共線連接，每個第二連線通過一個第一開關組合與第一公共線組合中每個第一公共線連接。

優選地，當第一公共線組合所連接的功能模塊中的輸出端的個數最大值大于或者等于輸入端的個數最大值時，第一公共線組合中第一公共線的個數為輸出端的個數最大值；當第一公共線組合所連接的功能模塊中的輸出端的個數最大值小于輸入端的個數最大值時，第一公共線組合中第一公共線的個數為輸入端的個數最大值。

優選地，第一開關組合包含多個開關，多個開關的個數等于第一公共線組合中第一公共線的個數。

優選地，一個第一公共線組合，連接在第一公共線組合上的多個功能模塊，多個第一連線，多個第二連線，多個第一開關組成一個第一層級體系，該FPGA芯片還包括第二層級，該第二層級包括第二公共線組合和第二開關組合，第二層級用于連接多個第一層級體系。

優選地，第二開關包含多個第一開關組合。

本發明實施例將通過設置公共線結構和開關組合，實現任一功能模塊到另一功能模塊的數據傳輸，節省了大量的線路。

附圖說明

圖1為一種預分配管理器與功能模塊的連接示意圖；

圖2A示出了數據由一個功能模塊傳給另一個功能模塊的一種線路；

圖2B示出了數據由一個功能模塊傳給另一個功能模塊的另一種線路；

圖2C示出了數據由一個功能模塊傳給另一個功能模塊的另一種線路；

圖2D示出了數據由一個功能模塊傳給另一個功能模塊的另一種線路；

圖3為在L2中每個L1的跨層級功能模塊以及平臺功能模塊的連接示意圖；

圖4A示出了2個L1與L1的上一層級L2中第二公共線組合的連線線路；

圖4B示出了圖4A中第二開關組合的具體連接關系；

圖5A示出了一個L1中的跨層級功能模塊的數據傳輸給另一個L1中的跨層級功能模塊的一種線路連接；