[發(fā)明專利]具有肖特基二極管的FINFET ESD裝置

有效

• 申請?zhí)枺?/td>: 201810126004.2
• 申請日: 2018-02-08
• 公開（公告）號: CN108400136B
• 公開（公告）日: 2022-07-19
• 發(fā)明（設(shè)計）人: 李建興;馬哈德瓦爾·納塔拉恩;曼約納塔·普拉布
• 申請（專利權(quán)）人: 格芯(美國)集成電路科技有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

本發(fā)明涉及具有肖特基二極管的FINFET ESD裝置，其揭示一種鰭式場效晶體管(FinFET)ESD裝置。該裝置可包括：一襯底；在該襯底上方的一硅控整流器(SCR)，該SCR包括：在該襯底上方的一p型阱區(qū)；在該襯底上方側(cè)向抵接該p型阱區(qū)的一n型阱區(qū)；在該p型阱區(qū)上方的一第一P+摻雜區(qū)；在該p型阱區(qū)上方的一第一N+摻雜區(qū)；以及在該p型阱區(qū)上方的一第二N+摻雜區(qū)；以及電性耦合至該n型阱區(qū)的一肖特基二極管，其中，該肖特基二極管跨越該n型阱區(qū)與該p型阱區(qū)，以及其中，該肖特基二極管控制該第二N+摻雜區(qū)與該n型阱區(qū)間的靜電放電(ESD)。

技術(shù)領(lǐng)域

揭示于本文的申請目標(biāo)涉及集成電路裝置。更特別的是，本申請目標(biāo)涉及用以管理鰭式場效晶體管(FinFET)結(jié)構(gòu)中的靜電放電(ESD)的電路。

背景技術(shù)

隨著集成電路技術(shù)進(jìn)化，電路裝置，包括用來制作該等裝置制程技術(shù)，已變得越來越小。將電路擠在這些先進(jìn)裝置中會增加ESD的發(fā)生率，或靜電從主體表面到裝置的放電。ESD問題與用于形成集成電路裝置的兩種制程以及終端使用者的環(huán)境有關(guān)，在此觸覺已增加用戶與裝置的互動程度。

發(fā)明內(nèi)容

第一方面包括一種鰭式場效晶體管(FinFET)靜電放電(ESD)裝置，該裝置包含：一襯底；在該襯底上方的一硅控整流器(SCR)，該SCR包括：在該襯底上方的一p型阱區(qū)，在該襯底上方側(cè)向抵接該p型阱區(qū)的一n型阱區(qū)，在該p型阱區(qū)上方的一第一P+摻雜區(qū)，以及在該p型阱區(qū)上方的一第一N+摻雜區(qū)，在該p型阱區(qū)上方的一第二N+摻雜區(qū)；以及電性耦合至該n型阱區(qū)的一肖特基二極管，其中該肖特基二極管跨越該n型阱區(qū)與該p型阱區(qū)，以及其中該肖特基二極管控制該第二N+摻雜區(qū)與該n型阱區(qū)之間的靜電放電(ESD)。

第二方面系有關(guān)于一種鰭式場效晶體管(FinFET)靜電放電(ESD)裝置，包含：包括一p型阱區(qū)及一n型阱區(qū)的一襯底，其中該p型阱區(qū)毗鄰該n型阱區(qū)；一肖特基二極管，在該n型阱區(qū)上方且與其電性耦合以形成一硅控整流器(SCR)，該硅控整流器包括：在該p型阱區(qū)內(nèi)形成一阱分接頭(well tap)的一P+摻雜區(qū)，在該p型阱區(qū)內(nèi)形成一漏極的一第一N+摻雜區(qū)，形成一源極的一第二N+摻雜區(qū)，以及其中該肖特基二極管電性耦合至該n型阱區(qū)且跨越該n型阱區(qū)與該p型阱區(qū)，以及其中該肖特基二極管控制該第二N+摻雜區(qū)與該n型阱區(qū)之間的靜電放電(ESD)。

第三方面系有關(guān)于一種鰭式場效晶體管(FinFET)靜電放電(ESD)裝置，包含：包括一p型阱區(qū)及一n型阱區(qū)的一襯底，其中該p型阱區(qū)毗鄰該n型阱區(qū)，以及其中該n型阱區(qū)包含一漏極；側(cè)向抵接該n型阱區(qū)的該漏極的一肖特基二極管，該肖特基二極管與該n型阱區(qū)電性耦合以形成一硅控整流器(ISCR)，該硅控整流器包括：在該p型阱區(qū)內(nèi)形成一阱分接頭的一P+摻雜區(qū)，在該p型阱區(qū)內(nèi)形成一源極的一第一N+摻雜區(qū)，形成一漏極的一第二N+摻雜區(qū)，以及其中該肖特基二極管電性耦合至該n型阱區(qū)且跨越該n型阱區(qū)與該p型阱區(qū)，以及其中該肖特基二極管控制該第二N+摻雜區(qū)與該n型阱區(qū)之間的靜電放電(ESD)。

附圖說明

由以下本揭示內(nèi)容各方面結(jié)合描繪本揭示各種具體實施例的附圖的詳細(xì)說明可更加明白本揭示內(nèi)容以上及其他的特征。

圖1根據(jù)本揭示內(nèi)容的具體實施例圖標(biāo)有FinFET裝置的IC結(jié)構(gòu)的橫截面圖。

圖2根據(jù)本揭示內(nèi)容的具體實施例圖標(biāo)FinFET裝置的電流-電壓曲線圖。

圖3根據(jù)本揭示內(nèi)容的具體實施例圖標(biāo)FinFET裝置的電流-電壓曲線圖。

圖4根據(jù)本揭示內(nèi)容的具體實施例圖標(biāo)有FinFET裝置的IC結(jié)構(gòu)的橫截面圖。

應(yīng)注意，本揭示內(nèi)容的附圖不一定按比例繪制。附圖旨在僅僅描繪本揭示內(nèi)容的典型方面，因此不應(yīng)被視為用來限制本揭示內(nèi)容的范疇。附圖中，類似的組件用相同的組件符號表示。

主要組件符號說明：