[發明專利]具有肖特基二極管的FINFET ESD裝置

有效

• 申請號: 201810126004.2
• 申請日: 2018-02-08
• 公開（公告）號: CN108400136B
• 公開（公告）日: 2022-07-19
• 發明（設計）人: 李建興;馬哈德瓦爾·納塔拉恩;曼約納塔·普拉布
• 申請（專利權）人: 格芯(美國)集成電路科技有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種鰭式場效晶體管(FinFET)靜電放電(ESD)裝置，該裝置包含：

一襯底；以及

在該襯底上方的一硅控整流器(SCR)，該硅控整流器包括：

在該襯底上方的一p型阱區，

在該襯底上方直接側向抵接該p型阱區的一n型阱區，其中，該n型阱區內沒有N+型摻雜區或P+型摻雜區，

在該p型阱區上方的一第一P+摻雜區，

在該p型阱區上方的一第一N+摻雜區，

在該p型阱區上方的一第二N+摻雜區，以及

直接在該n型阱區的上表面上的金屬接觸，

形成于該n型阱區中的一肖特基二極管，其中，該肖特基二極管跨越該金屬接觸、該n型阱區與該p型阱區，以及其中，該肖特基二極管控制該第二N+摻雜區與該n型阱區間的靜電放電(ESD)。

2.如權利要求1所述的裝置，其特征在于，該肖特基二極管包括一金屬半導體材料。

3.如權利要求1所述的裝置，其特征在于，該襯底為p型摻雜。

4.如權利要求1所述的裝置，其特征在于，該襯底為塊硅。

5.如權利要求1所述的裝置，其特征在于，該硅控整流器包括一PNPN開關。

6.如權利要求5所述的裝置，其特征在于，有該第一P+摻雜區的該PNPN開關對于該第二N+摻雜區維持在一正電位。

7.如權利要求1所述的裝置，其特征在于，該硅控整流器進一步包括一漏極，且該肖特基二極管側向抵接該硅控整流器的該漏極。

8.如權利要求1所述的裝置，進一步包含在多個p型阱區與多個n型阱區中的每一者上方由N+摻雜區及P+摻雜區組成的數個附加集合。

9.一種鰭式場效晶體管(FinFET)靜電放電(ESD)裝置，該裝置包含：

包括一p型阱區及一n型阱區的一襯底，其中，該p型阱區直接毗鄰該n型阱區，且該n型阱區內沒有N+型摻雜區或P+型摻雜區；

直接在該n型阱區的上表面上的金屬接觸；以及

一肖特基二極管，在該n型阱區上方且與其電性耦合以形成一硅控整流器(SCR)，該硅控整流器包括：

在該p型阱區內形成一阱分接頭的一第一P+摻雜區，

在該p型阱區內形成一漏極的一第一N+摻雜區，

形成一源極的一第二N+摻雜區，

其中，該肖特基二極管電性耦合至該n型阱區且跨越該金屬接觸、該n型阱區與該p型阱區，以及其中，該肖特基二極管控制該第二N+摻雜區與該n型阱區間的靜電放電(ESD)。

10.如權利要求9所述的裝置，進一步包含在抵接該第一P+摻雜區及該第一N+摻雜區的一裝置絕緣溝槽及一歐姆接觸溝槽中的至少一者附近的數個絕緣區的集合。

11.如權利要求10所述的裝置，進一步包含抵接該第一P+摻雜區及該第一N+摻雜區的各裝置絕緣溝槽，其中，該裝置絕緣溝槽與該歐姆接觸溝槽的尺寸不同。

12.如權利要求9所述的裝置，其特征在于，該硅控整流器包括一PNPN開關，且有該第一P+摻雜區的該PNPN開關對于該第二N+摻雜區維持在一正電位。

13.如權利要求9所述的裝置，其特征在于，該肖特基二極管包括一金屬半導體材料。

14.如權利要求9所述的裝置，進一步包含電性耦合至該源極的一電力鉗位器。