[發明專利]淺溝槽隔離結構的制備方法

有效

• 申請號: 201810122972.6
• 申請日: 2018-02-07
• 公開（公告）號: CN110120364B
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 孫曉峰;秦仁剛;盛拓
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/02
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 吳平

本發明涉及一種淺溝槽隔離結構的制備方法，包括：提供半導體襯底；在所述半導體襯底上形成第二介質層；刻蝕所述第二介質層和所述半導體襯底，以形成隔離槽；在所述隔離槽底部和側壁形成第三介質層；在所述第二介質層表面和所述第三介質層表面形成第四介質層；在所述隔離槽中沉積絕緣介質，以形成淺溝槽隔離結構。上述淺溝槽隔離結構的制備工藝中，在隔離槽底部和側壁生長第三介質層后，又在第三介質層和第二介質層的表面生長了相對致密的第四介質層。該第四介質層可有效阻擋在隔離槽中沉積絕緣介質時產生的等離子體對第三介質層表面的損壞，起到阻隔作用，進而防止引發漏電。

技術領域

本發明涉及半導體領域，特別是涉及淺溝槽隔離結構的制備方法。

背景技術

隨著集成電路的發展，集成電路的制造已經進入深亞微米時代，傳統的本征氧化隔離技術已被淺溝槽隔離技術所取代。

淺溝槽隔離(Shallow Trench Isolation，STI)技術是在襯底上制作晶體管有源區之間的隔離區的一種工藝，能有效保證N型和P型摻雜區域徹底隔斷。通常，先對硅片進行熱氧化形成緩沖層，再沉積氮化硅層，用光刻和刻蝕挖出隔離槽，并對隔離槽表面氧化。再用化學氣相淀積的方法沉積氧化物，并進行平坦化處理。然后去掉緩沖層和氮化硅層，形成淺溝槽隔離結構。

在實現傳統技術的過程中，發明人發現：

在利用高密度等離子體化學氣相淀積(HDP CVD)的方法沉積氧化物時，沉積過程中產生的等離子體會損壞隔離槽的表面氧化層或硅襯底，進而引發漏電。

發明內容

基于此，有必要針對沉積過程中產生的等離子體損壞隔離槽的表面氧化層，進而引發漏電的問題，提供一種淺溝槽隔離結構的制備方法。

一種淺溝槽隔離結構的制備方法，包括：

提供半導體襯底；

在所述半導體襯底上形成第二介質層；

刻蝕所述第二介質層和所述半導體襯底，以形成隔離槽；

在所述隔離槽底部和側壁形成第三介質層；

在所述第二介質層表面和所述第三介質層表面形成第四介質層；

在所述隔離槽中沉積絕緣介質，以形成淺溝槽隔離結構。

上述淺溝槽隔離結構的制備工藝中，在隔離槽底部和側壁生長第三介質層后，又在第三介質層和第二介質層的表面生長了相對致密的第四介質層。該第四介質層可有效阻擋在隔離槽中沉積絕緣介質時產生的等離子體對第三介質層表面的損壞，起到阻隔作用，進而防止引發漏電。

在其中一個實施例中，在所述第二介質層表面和所述第三介質層表面形成第四介質層具體包括：

利用爐管淀積或化學氣相淀積的方法在所述第二介質層表面和所述第三介質層表面生成第四介質層。

在其中一個實施例中，在所述隔離槽底部和側壁生成第三介質層之前，還包括步驟：

對所述第二介質層進行刻蝕，以露出所述半導體襯底的有源區拐角。

在其中一個實施例中，在所述半導體襯底上形成第二介質層的步驟包括：

在所述半導體襯底上形成第一介質層；

在所述第一介質層上形成所述第二介質層。

在其中一個實施例中，所述形成淺溝槽隔離結構的步驟之后，還包括去除所述第一介質層和所述第二介質層，然后在所述半導體襯底上形成氧化硅犧牲層的步驟，所述氧化硅犧牲層作為阱區注入的保護層。

在其中一個實施例中，所述第四介質層包括氮化硅膜或氮氧化硅膜。