[發明專利]電源采樣電路及包括其的零功耗上電復位電路

在審

• 申請號: 201810121063.0
• 申請日: 2018-02-07
• 公開（公告）號: CN108418573A
• 公開（公告）日: 2018-08-17
• 發明（設計）人: 羅杰;魯華祥;楊文軒;李文昌;王彥虎
• 申請（專利權）人: 中國科學院半導體研究所;中國科學院大學
• 主分類號: H03K17/22
• 分類號: H03K17/22
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種電源采樣電路，包括：

第一NMOS，其柵極與其自身的源極連接；

第一PMOS，其柵極與其自身的漏極連接，且其漏極同時與所述第一NMOS的漏極連接；

第一電阻，其第一端與所述第一PMOS的源極連接；

第一電容，其第一端與所述第一NMOS的源極連接，其第二端與所述第一PMOS的漏極連接；

第二NMOS，其源極與所述第一電容的第一端連接，其柵極與所述第一電容的第二端連接；以及

第二電容，其第一端與所述第二NMOS的漏極連接，其第二端與所述第一電阻的第二端連接。

2.根據權利要求1所述的電源采樣電路，其中，所述第一NMOS的柵極接地。

3.一種零功耗上電復位電路，其包括權利要求1或2所述的電源采樣電路，還包括，POR狀態翻轉電路，與所述電源采樣電路連接。

4.根據權利要求3所述的零功耗上電復位電路，其中，所述POR狀態翻轉電路包括：第三NMOS、第四NMOS、第二PMOS、第三PMOS、第五NMOS以及第三電容；其中，

所述第三NMOS的柵極與第四NMOS的漏極連接，第三NMOS的漏極與第四NMOS的柵極連接，第三NMOS的源極與第四NMOS的源極連接；

所述第二PMOS的柵極和第三PMOS的漏極連接，第二PMOS的漏極和第三PMOS的柵極連接，第二PMOS的源極和第三PMOS的源極連接；

第五NMOS的柵極和源極同時與所述第四NMOS的源極連接，第五NMOS的漏極與所述第四NMOS的漏極連接；以及

第三電容的第一端與所述第五NMOS的源極連接，第三電容的第二端與所述第五NMOS的漏極連接。

5.根據權利要求4所述的零功耗上電復位電路，其中，所述POR狀態翻轉電路的第三NMOS的源極與所述電源采樣電路的第二NMOS的源極連接；所述POR狀態翻轉電路的第二PMOS的源極與所述電源采樣電路的第二電容的第二端連接。

6.根據權利要求5所述的零功耗上電復位電路，還包括：輸出驅動電路，所述輸出驅動電路與所述POR狀態翻轉電路連接。

7.根據權利要求6所述的零功耗上電復位電路，其中，所述輸出驅動電路包括：第六NMOS、第七NMOS、第四PMOS以及第五PMOS；其中，所述第六NMOS的源極與所述第七NMOS的源極連接，第四PMOS的源極與所述第五PMOS的源極連接，所述第六NMOS的柵極與所述第四PMOS的柵極連接，所述第六NMOS的漏極與所述第四PMOS的漏極連接，所述第七NMOS的柵極與所述第五PMOS的柵極連接，所述第七NMOS的漏極與所述第五PMOS的漏極連接。

8.根據權利要求7所述的零功耗上電復位電路，其中，所述輸出驅動電路的第六NMOS的源極與所述POR狀態翻轉電路的第三電容的第一端連接，所述輸出驅動電路的第六NMOS的柵極與所述POR狀態翻轉電路的第三電容的第二端連接，所述輸出驅動電路的所述第四PMOS的源極與所述POR狀態翻轉電路的第三PMOS的源極連接。