[發明專利]使用FPGA實現Hermitian矩陣分解的方法

有效

• 申請號: 201810120721.4
• 申請日: 2018-02-07
• 公開（公告）號: CN108228536B
• 公開（公告）日: 2021-03-23
• 發明（設計）人: 李洋;莊杰;張倩;孟超;余擎陽
• 申請（專利權）人: 成都航天通信設備有限責任公司
• 主分類號: G06F17/16
• 分類號: G06F17/16
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 鄧世燕

本發明公開了一種使用FPGA實現Hermitian矩陣分解的方法，提供了一種使用FPGA實現Jacobi算法的方法，對陣列天線接收到的復數Hermitian矩陣采用Jacobi算法進行分解，在硬件實現上使用FPGA實現Jacobi算法，對于Jacobi算法中復雜的乘法、除法運算全部使用CORDIC核按照一定規則代替，最終得到Hermitian矩陣的特征值和特征向量。本發明方法使用FPGA計算Hermitian矩陣的特征值和特征向量，有關矩陣運算幾乎全部使用CORDIC核，并且對CORDIC核進行復用，省去了大量的乘法、除法運算，節約FPGA資源，處理時間快，并行性好，在陣列信號處理中應用前景廣闊。

技術領域

本發明涉及一種使用FPGA實現Hermitian矩陣分解的方法。

背景技術

在陣列信號處理中，對多天線接收到的信號往往需要進行矩陣分解，求得矩陣的特征值和特征向量，以便對信源方向進行估計。傳統的矩陣分解是用DSP(數字信號處理器)實現，耗時大，FPGA作為現場可編程門陣列，擁有并行計算的優勢，處理時間快，逐漸的被用于實現復雜的陣列信號處理算法，但FPGA也有劣勢，那就是進行非線性運算特別的復雜，所以為了充分利用FPGA優勢，同時兼顧FPGA的劣勢，FPGA進行矩陣分解就采用并行性好的Jacobi算法，而不用QR算法。

發明內容

為了克服現有技術的缺點，本發明提供了一種使用FPGA實現Hermitian矩陣分解的方法。

本發明所采用的技術方案是：一種使用FPGA實現Hermitian矩陣分解的方法，包括如下步驟：

步驟一、將n×n的復數矩陣T存入RAM中，同時構造n×n的單位對角陣V存于RAM中；

步驟二、選擇一個(p,q)對，將T_p,p和T_q,q所在的兩列的元素組成n×2的矩陣T_tmp，同時選取V對應的元素組成n×2的V_tmp矩陣；

步驟三、使用COEDIC核求解T_p,q的幅度Amp和相位θ；

步驟四、使用CORDIC核計算和然后將計算結果分別用于更新T_tmp和V_tmp；

步驟五、分別對T_tmp和V_tmp進行旋轉變換，然后將計算結果分別用于更新T_tmp和V_tmp；

步驟六、用T_tmp和V_tmp更新T矩陣和V矩陣相應位置元素；

步驟七、另選一個(p,q)對，重復步驟二至六；直至T矩陣成為了對角陣，則T的主對角元素就是T的特征值，V的列向量就是T的特征向量。

與現有技術相比，本發明的積極效果是：

本發明提供了一種使用FPGA實現Jacobi算法的方法，對陣列天線接收到的復數Hermitian矩陣采用Jacobi算法進行分解，在硬件實現上使用FPGA實現Jacobi算法，對于Jacobi算法中復雜的乘法、除法運算全部使用CORDIC核按照一定規則代替，最終得到Hermitian矩陣的特征值和特征向量。

本發明方法使用FPGA計算Hermitian矩陣的特征值和特征向量，有關矩陣運算幾乎全部使用CORDIC核，并且對CORDIC核進行復用，省去了大量的乘法、除法運算，節約FPGA資源，處理時間快，并行性好，在陣列信號處理中應用前景廣闊。

附圖說明

本發明將通過例子并參照附圖的方式說明，其中：

圖1是5×5矩陣并行排序規則演示圖；

圖2為并行排序規則演示圖；

圖3為8×8矩陣并行排序規則演示圖；

圖4為7×7矩陣并行排序規則演示圖；