[發明專利]隔離結構的形成方法及半導體器件的形成方法

有效

• 申請號: 201810119512.8
• 申請日: 2018-02-06
• 公開（公告）號: CN110120363B
• 公開（公告）日: 2021-03-19
• 發明（設計）人: 林杰;徐鸞
• 申請（專利權）人: 中芯國際集成電路制造（天津）有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

本發明揭示了一種隔離結構的形成方法及半導體器件的形成方法，所述隔離結構的形成方法包括：提供有源區；在所述有源區上形成前端材料層；圖案化所述前端材料層形成開口，所述開口中形成有殘留物；以所述開口為基準第一次刻蝕所述有源區形成初始凹槽，所述初始凹槽中形成有凸起，所述凸起位于所述殘留物下方；減小所述凸起的寬度，并去除所述殘留物；以所述初始凹槽為基準第二次刻蝕所述有源區形成隔離凹槽；以及在所述隔離凹槽中形成隔離結構。于是，本發明中的隔離凹槽是兩次刻蝕形成，能夠消除刻蝕前端材料層時產生的殘留物和由于該殘留物導致的有源區凸起缺陷，使得隔離結構正常的形成，確保了隔離結構的質量。

技術領域

本發明涉及半導體技術領域，特別涉及一種隔離結構的形成方法及半導體器件的形成方法。

背景技術

由于集成電路的元件日趨縮小，使得有源區域的寬度與間距(pitch)也隨之縮小。因此，傳統的硅局部氧化隔離結構(local oxidation of silicon，LOCOS)逐漸地被淺溝槽隔離結構(shallow trench isolation，STI)所取代。因為淺溝隔離結構相比較而言不會產生鳥嘴型(bird’s beak)特征，因此其比硅局部氧化隔離結構更可行。

但是，是實際生產中，由于各種各樣的原因，淺溝槽隔離結構的質量依然會受到影響，進而使得器件的良率不理想。

發明內容

本發明的目的在于提供一種隔離結構的形成方法及半導體器件的形成方法，提高隔離結構的質量。

為解決上述技術問題，本發明提供一種隔離結構的形成方法，包括：

提供有源區；

在所述有源區上形成前端材料層；

圖案化所述前端材料層形成開口，所述開口中形成有殘留物；

以所述開口為基準第一次刻蝕所述有源區形成初始凹槽，所述初始凹槽中形成有凸起，所述凸起位于所述殘留物下方；

減小所述凸起的寬度，并去除所述殘留物；

以所述初始凹槽為基準第二次刻蝕所述有源區形成隔離凹槽；以及

在所述隔離凹槽中形成隔離結構。

可選的，對于所述的隔離結構的形成方法，減小所述凸起的寬度，并去除所述殘留物的步驟包括：

在氧氣氛圍下對所述初始凹槽進行處理，以在所述初始凹槽的底壁、側壁及所述凸起外壁上形成氧化層；以及

進行濕法清洗。

可選的，對于所述的隔離結構的形成方法，在氧氣氛圍下對所述初始凹槽進行處理時，溫度700～1000攝氏度，處理時間2～5小時。

可選的，對于所述的隔離結構的形成方法，采用氫氟酸和氟化銨的混合溶液進行清洗以去除所述氧化層及所述殘留物。

可選的，對于所述的隔離結構的形成方法，在氧氣氛圍下對所述初始凹槽進行處理之前，還包括：

采用等離子體轟擊所述凸起。

可選的，對于所述的隔離結構的形成方法，所述等離子體包括氬離子，轟擊時間為1s～20s。

可選的，對于所述的隔離結構的形成方法，所述第一次刻蝕的深度為大于0小于等于

可選的，對于所述的隔離結構的形成方法，所述第二次刻蝕的深度為大于0小于等于

可選的，對于所述的隔離結構的形成方法，所述隔離結構的上表面與所述有源區的上表面齊平。

本發明還提供一種半導體器件的形成方法，包括：

提供有源區；