[發明專利]半導體封裝結構

有效

• 申請號: 201810112470.5
• 申請日: 2018-02-05
• 公開（公告）號: CN110120386B
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 馮樂天
• 申請（專利權）人: 揚智科技股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/485
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 胡林嶺

本發明提供一種半導體封裝結構，包括導線架、第一晶片、重配置線路層、第二晶片、金屬結構層、至少一第一導線、至少一第二導線與至少一第三導線。第一晶片配置于導線架的晶片座上。重配置線路層配置于第一晶片上且包括第一絕緣層、線路層與第二絕緣層。金屬結構層配置于重配置線路層與第二晶片之間且透過線路層與第一晶片的第一接地接墊電性連接。第一導線從第二晶片的第二接地接墊連接至金屬結構層，以使第二接地接墊電性連接至金屬結構層。第二導線從第二晶片的第二信號接墊連接至線路層，以使第二信號接墊電性連接至第一晶片的第一信號接墊。第三導線從金屬結構層連接至晶片座，以使第一晶片的第一接地接墊電性連接至晶片座。

技術領域

本發明涉及一種半導體封裝結構，尤其涉及一種具有堆迭式晶片的半導體封裝結構。

背景技術

在目前四方扁平式封裝結構(Quad Flat Package，QFP)的架構下，僅僅是承載二個晶片就足以造成打線上的困難。詳細來說，導線架上承載相互堆迭的第一晶片與第二晶片，其中第一晶片與第二晶片的接地接墊皆分別會透過導線而直接連接至導線架的外引腳或晶片座。由于堆迭式的兩晶片連接接地接墊的導線需要連接至外引腳或晶片座，距離較遠且打線長度較長，因此容易有影響信號效能、導線塌陷或與相鄰的其他導線群交錯而產生短路問題，而此舉除了有打線復雜度無法有效解決外，也會降低產品的良率進而影響可靠度。

發明內容

本發明是針對一種半導體封裝結構，可有效地縮短連接接地接墊的導線長度，進而可降低打線復雜度。

根據本發明的實施例，半導體封裝結構包括導線架、第一晶片、重配置線路層、第二晶片、金屬結構層、至少一第一導線、至少一第二導線以及至少一第三導線。導線架包括晶片座以及環繞晶片座且彼此電性絕緣的多個外引腳。第一晶片配置于晶片座上且包括至少一第一接地接墊以及至少一第一信號接墊。重配置線路層配置于第一晶片上且包括第一絕緣層、線路層以及第二絕緣層。第一絕緣層具有至少一第一接觸窗以及至少一第二接觸窗。第一接觸窗暴露出第一接地接墊，而第二接觸窗暴露出部分第一信號接墊。線路層配置于第一絕緣層上且透過第一接觸窗與第一接地接墊電性連接，而透過第二接觸窗與第一信號接墊電性連接。第二絕緣層配置于線路層上且具有至少一第一開口、至少一第二開口以及至少一第三開口。第二開口對應第一接地接墊設置，而第三開口對應第一信號接墊設置。第一開口、第二開口與第三開口分別暴露出部分線路層。第二晶片配置于第二絕緣層上且暴露出第一開口。第二晶片包括至少一第二接地接墊以及至少一第二信號接墊。金屬結構層配置于重配置線路層與第二晶片之間且透過線路層與第一接地接墊電性連接。第一導線從第二接地接墊連接至金屬結構層，以使第二接地接墊電性連接至金屬結構層。第二導線從第二信號接墊連接至線路層，以使第二信號接墊電性連接至第一信號接墊。第三導線從金屬結構層連接至晶片座，以使第一接地接墊電性連接至晶片座。

根據本發明的實施例，半導體封裝結構包括導線架、第一晶片、重配置線路層、第二晶片、圖案化金屬層、至少一第一導線、至少一第二導線以及至少一第三導線。導線架包括晶片座以及環繞晶片座且彼此電性絕緣的多個外引腳。第一晶片配置于晶片座上且包括至少一第一接地接墊以及至少一第一信號接墊。重配置線路層配置于第一晶片上，且包括第一絕緣層、線路層以及第二絕緣層。第一絕緣層具有至少一第一接觸窗以及至少一第二接觸窗。第一接觸窗暴露出第一接地接墊，第二接觸窗暴露出部分第一信號接墊。線路層配置于第一絕緣層上且透過第一接觸窗與第一接地接墊電性連接，而透過第二接觸窗與第一信號接墊電性連接。第二絕緣層配置于線路層上且具有至少一第一開口，而第一開口暴露出部分線路層。第二晶片配置于第二絕緣層上且暴露出第一開口。第二晶片包括至少一第二接地接墊以及至少一第二信號接墊。圖案化金屬層配置于第二晶片上，且至少暴露出第二信號接墊，其中圖案化金屬層與第二接地接墊電性連接。第一導線從晶片座連接至圖案化金屬層，以使第二接地接墊電性連接至晶片座。第二導線從線路層連接至第二信號接墊，以使第二信號接墊電性連接至第一信號接墊。第三導線從線路層連接至圖案化金屬層，以使第一晶片的第一接地接墊電性連接至圖案化金屬層。