[發明專利]一種憶感器的等效模擬電路

有效

• 申請號: 201810111007.9
• 申請日: 2018-02-05
• 公開（公告）號: CN108416102B
• 公開（公告）日: 2021-08-31
• 發明（設計）人: 王光義;鄭利京;韓春艷;馬德明
• 申請（專利權）人: 杭州電子科技大學
• 主分類號: G06F30/36
• 分類號: G06F30/36
• 代理公司: 浙江千克知識產權代理有限公司 33246
• 代理人: 周希良

本發明公開了一種憶感器的等效模擬電路。本發明包括集成運算放大器U1、U4、乘法器U2和乘法器U3，集成運算放大器U1的8引腳和乘法器U3的7引腳分別作為輸入端和輸出端，即憶感器的磁通和電流的測試端；集成運算放大器U1用于積分運算、求和運算、加法運算、反相運算；集成運算放大器U1與乘法器U2、乘法器U3相連，乘法器U2、U3實現信號的相乘，集成運算放大器U3實現加法運算以及和二極管實現指數運算。本發明提出了一種實現憶感器特性模擬電路，用以模擬憶感器的磁通?電流特性，替代實際憶感器進行實驗和應用及研究。

技術領域

本發明屬于電路設計技術領域，具體涉及一種實現符合憶感器磁通量與電流的關系的等效模擬電路。

背景技術

2008年HP實驗室第一次實現了憶阻器，一年后又進一步擴展了記憶元器件的范圍，提出了兩種新型的記憶元器件的概念，分別為憶容器和憶感器。這三種納米尺度的記憶元件，無需外部電源即可實現信息存儲、人工神經網絡等功能。

到目前為止，憶阻器得到大量的研究和應用，但是，對憶感器的研究尚處于理論階段，實際物理器件尚未實現，許多新的特性沒有被發現。一方面，憶感器所具有的記憶數學模型不夠完備，使得對于憶感器的基本電路分析及其應用受到限制，另一方面，在憶感器尚未實現情況下，可用其等效電路模型來研究其特性，但目前憶感器的電路模型還不完善，不能真實反映其實際特性。因此，本發明提出了一種新型的憶感器數學模型，基于該模型設計了其等效電路，該等效電路可替代尚未實現的憶感器，從而更好地研究憶感器的基本電路特性和應用電路設計。

發明內容

針對現有技術存在的上述不足，本發明提出了一種憶感器數學模型及實現憶感器特性的模擬電路，用以模擬憶感器的磁通量電流特性，替代實際憶感器進行理論、實驗和應用等方面的研究。

本發明解決技術問題所采取的技術方案如下：

設計了一種反映憶感器電流i(t)與磁通非線性關系的精確數學模型其中k、a、b為系數，為實現上述數學模型所設計的模擬電路為：

輸入電壓U通過一個電阻R₁與集成運算放大器U1的2引腳連接，電阻R₂通過和電容C₁并聯，兩端分別接到集成運算放大器U1的2引腳和1引腳。集成運算放大器U1的3引腳接地，集成運算放大器U1的4引腳接電源V_CC。集成運算放大器U1的引腳1通過電阻R₄連接到集成運算放大器U1的5引腳、電阻R₃和電容C₂并聯的一端，電阻R₃和電容C₂并聯的另一端連接到集成運算放大器U1的7引腳。集成運算放大器U1的1引腳連接到集成運算放大器U1的9引腳，集成運算放大器U1的9引腳通過電阻R₆連接到集成運算放大器U1的8引腳，集成運算放大器U1的8引腳連接電阻R₅；外加電壓U₀通過R₈、R₉連接到U1的14引腳；其中集成運算放大器U1的引腳1、2、3與電阻R₁、電阻R₂和電容C₁構成積分運算電路，實現將電壓U積分后轉換為磁通；集成運算放大器U1的5、6、7引腳對應的運算放大器，與電阻R₃、R₄組成積分運算放大器，將磁通進行積分運算，得到磁通量的積分量；集成運算放大器U1的8、9、10引腳與電阻R₅、R₆組成反相器，將磁通量進行取反，得到正的磁通量；集成運算放大器U1的12、13、14引腳與電阻R₇、R₈、R₉組成加法器，得到指數項的指數。