[發(fā)明專利]鎖存器電路及集成電路有效
| 申請?zhí)枺?/td> | 201810097732.5 | 申請日： | 2018-01-31 |
| 公開（公告）號： | CN110098829B | 公開（公告）日： | 2023-01-24 |
| 發(fā)明（設(shè)計(jì)）人： | 楊炳君;崔浩;錢豐 | 申請（專利權(quán)）人： | 龍芯中科技術(shù)股份有限公司 |
| 主分類號： | H03K19/0175 | 分類號： | H03K19/0175 |
| 代理公司： | 北京同立鈞成知識產(chǎn)權(quán)代理有限公司 11205 | 代理人： | 董建姣;劉芳 |
| 地址： | 100095 北京市海淀*** | 國省代碼： | 北京;11 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 鎖存器 電路 集成電路 | ||
本發(fā)明實(shí)施例提供一種鎖存器電路及集成電路，包括輸入邏輯組合單元、鎖存器單元、輸出邏輯組合單元和模式控制單元，輸入邏輯組合單元包括功能信號輸入端、測試信號輸入端和輸入端組，輸入邏輯組合單元通過輸入端組以及模塊控制單元中與輸入端組對應(yīng)的輸出端組與模式控制單元連接；輸入邏輯組合單元在模式控制單元的控制下輸出功能信號或測試信號；輸入邏輯組合單元的輸出端與鎖存器單元的輸入端連接；鎖存器單元的第一輸出端與輸出邏輯組合單元的第一輸出單元連接；鎖存器單元的第二輸出端與輸出邏輯組合單元的第二輸出單元連接。在保證鎖存器具有可測性的前提下提高鎖存器的性能。
技術(shù)領(lǐng)域
本發(fā)明實(shí)施例涉及鎖存器技術(shù)領(lǐng)域，尤其涉及一種鎖存器電路及集成電路。
背景技術(shù)
鎖存器是數(shù)字電路中的一種時(shí)序存儲(chǔ)單元，它們可以在特定輸入脈沖電平作用下改變狀態(tài)。其中，高電平鎖存器在高電平下輸出隨輸入改變，在低電平下輸出保持不變；低電平鎖存器在低電平下輸出隨輸入改變，在高電平下輸出保持不變。
在實(shí)際應(yīng)用過程中，為了保證鎖存器可以正常工作，需要對鎖存器進(jìn)行測試。而隨著電子電路集成度的提高，電路愈加復(fù)雜，例如，一個(gè)電路中可能包括很多個(gè)鎖存器等時(shí)序器件，使得對電子電路的測試過程更加復(fù)雜。在現(xiàn)有技術(shù)中，通常在鎖存器中增加測試電路，以實(shí)現(xiàn)對鎖存器進(jìn)行測試，并在鎖存器相同的節(jié)點(diǎn)輸出功能結(jié)果和測試結(jié)果。然而，在通過相同的節(jié)點(diǎn)輸出功能結(jié)果和測試結(jié)果時(shí)，功能結(jié)果和測試結(jié)果的輸出可能會(huì)相互影響，使得功能輸出的負(fù)載電容較大，進(jìn)而降低功能輸出的速度，使得鎖存器的性能較差。
發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種鎖存器電路及集成電路，在保證鎖存器具有可測性的前提下提高鎖存器的性能。
第一方面，本發(fā)明實(shí)施例提供一種可測性鎖存器電路，包括：輸入邏輯組合單元、鎖存器單元、輸出邏輯組合單元和模式控制單元，其中，
所述輸入邏輯組合單元包括功能信號輸入端、測試信號輸入端和輸入端組，所述輸入邏輯組合單元通過所述輸入端組以及所述模塊控制單元中與所述輸入端組對應(yīng)的輸出端組與所述模式控制單元連接；所述輸入邏輯組合單元在所述模式控制單元的控制下輸出功能信號或測試信號；所述輸入邏輯組合單元的輸出端與所述鎖存器單元的輸入端連接；
所述鎖存器單元的第一輸出端與所述輸出邏輯組合單元的第一輸出單元連接，所述第一輸出單元的輸出端輸出所述測試信號對應(yīng)的測試結(jié)果；
所述鎖存器單元的第二輸出端與所述輸出邏輯組合單元的第二輸出單元連接，所述第二輸出單元的輸出端輸出所述功能信號對應(yīng)的功能結(jié)果，所述鎖存器單元的第一輸出端和第二輸出端的相位不同。
在一種可能的實(shí)施方式中，所述模式控制單元包括第一輸出端和第二輸出端，所述輸入邏輯組合單元包括第一與門、第二與門、以及或門，其中，
所述第一與門包括所述測試信號輸入端、以及所述輸入端組中的第一輸入端，所述輸入端組中的第一輸入端與所述模式控制單元的輸出端組中的第一輸出端連接；
所述第二與門包括所述功能信號輸入端、以及所述輸入端組中的第二輸入端，所述輸入端組中的第二輸入端與所述模式控制單元的輸出端組中的第二輸出端連接，所述模式控制單元的輸出端組的第一輸出端和第二輸出端輸出信號的相位相反；
所述第一與門的輸出端與所述或門的第一輸入端連接，所述第二與門的輸出端分別與所述或門的第二輸入端連接；
所述或門的輸出端與所述鎖存器單元的輸入端連接。
在另一種可能的實(shí)施方式中，所述輸出邏輯組合單元的第一輸出單元包括第一反相器，其中，
所述第一反相器的輸入端與所述鎖存器單元的第一輸出端連接；
所述第一反相器的輸出端輸出所述測試結(jié)果。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于龍芯中科技術(shù)股份有限公司，未經(jīng)龍芯中科技術(shù)股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810097732.5/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
