[發明專利]半導體器件及其制造方法

有效

• 申請號: 201810097658.7
• 申請日: 2018-01-31
• 公開（公告）號: CN110098175B
• 公開（公告）日: 2021-08-20
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L21/768;H01L27/088;H01L27/11521
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

1.一種半導體器件的制造方法，其特征在于，包括：

提供一半導體襯底，在所述半導體襯底表面上形成第一導電結構并形成至少部分位于所述第一導電結構兩側的半導體襯底中的源漏區，所述第一導電結構為柵極堆疊結構，所述第一導電結構的側壁上形成有柵極側墻；

在所述半導體襯底和第一導電結構上覆蓋層間介質層；

刻蝕所述第一導電結構兩側的層間介質層至所述半導體襯底的表面并刻蝕去除所述柵極側墻，以形成介質溝槽，并修整所述介質溝槽的側壁形貌至表面光滑且暴露出所述第一導電結構的側壁，所述介質溝槽的底部暴露出所述源漏區的部分頂部表面或者全部頂部表面；

在所述介質溝槽和所述層間介質層的表面上依次形成阻擋保護層和犧牲材料層，并采用側墻刻蝕工藝刻蝕所述犧牲材料層至所述阻擋保護層的表面，以在所述介質溝槽的側壁上形成犧牲側墻；

在所述阻擋保護層和所述犧牲側墻的表面上形成隔離側墻材料層，并采用側墻刻蝕工藝刻蝕所述隔離側墻材料層至所述阻擋保護層的表面，以在所述犧牲側墻的側壁上形成隔離側墻；

去除所述層間介質層的頂部以及所述介質溝槽底部上被所述犧牲側墻和所述隔離側墻暴露出的阻擋保護層；

在所述介質溝槽中形成第二導電結構，所述第二導電結構為底部電接觸所述源漏區的導電插塞；

去除所述犧牲側墻，以在所述第二導電結構的兩側分別形成一個氣隙；

形成一覆蓋層，所述覆蓋層位于各個所述氣隙的頂部并密封各個所述氣隙頂部。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，采用先柵工藝或者后柵工藝在所述半導體襯底表面上形成第一導電結構。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，在所述半導體襯底和第一導電結構上覆蓋層間介質層之前，先形成覆蓋在所述半導體襯底和第一導電結構上的接觸刻蝕停止層；形成所述介質溝槽時，依次刻蝕所述第一導電結構兩側的層間介質層和接觸刻蝕停止層至所述半導體襯底的表面，以形成所述介質溝槽。

4.如權利要求1所述的半導體器件的制造方法，其特征在于，在覆蓋所述層間介質層之后，且在刻蝕所述層間介質層之前，還在所述層間介質層的表面上形成一掩膜層。

5.如權利要求1所述的半導體器件的制造方法，其特征在于，所述阻擋保護層的材質包括氮化硅和/或氮氧化硅。

6.如權利要求1所述的半導體器件的制造方法，其特征在于，所述犧牲側墻的材質包括硅、硅化物、鍺、硅鍺、硅碳和碳中的至少一種；和/或，所述隔離側墻的材質包括氮化硅、氧化硅和氮氧化硅中的至少一種。

7.一種采用權利要求1～6中任一項所述的半導體器件的制造方法形成的半導體器件，其特征在于，包括：

半導體襯底；

形成于所述半導體襯底表面上的第一導電結構，所述第一導電結構為柵極堆疊結構；

至少部分位于所述第一導電結構兩側的半導體襯底中的源漏區；

覆蓋在所述半導體襯底和第一導電結構的表面上的層間介質層，所述層間介質層中具有位于所述第一導電結構兩側且暴露出所述源漏區的部分頂部表面或者全部頂部表面的介質溝槽；

形成在所述介質溝槽中的第二導電結構，所述第二導電結構為底部電接觸所述源漏區的導電插塞；

形成在所述介質溝槽中且位于所述第二導電結構的側壁上的隔離側墻；

形成在所述介質溝槽中且位于所述隔離側墻側壁和所述層間介質層之間的氣隙，且在所述第二導電結構的兩側分別形成一個所述氣隙；

形成在各個所述氣隙的頂部并用于密封各個所述氣隙的覆蓋層；

從所述介質溝槽側壁的層間介質層表面上延伸到所述隔離側墻的底部表面上的阻擋保護層。

8.如權利要求7所述的半導體器件，其特征在于，所述半導體器件為FinFET器件，所述半導體襯底中形成有鰭，所述第一導電結構為形成在所述鰭的表面上的柵極堆疊結構，所述半導體器件還包括至少部分位于所述第一導電結構兩側的鰭中的所述源漏區。