[發(fā)明專利]一種溝槽形成方法及半導(dǎo)體器件在審
| 申請?zhí)枺?/td> | 201810089222.3 | 申請日: | 2018-01-30 |
| 公開(公告)號(hào): | CN108346615A | 公開(公告)日: | 2018-07-31 |
| 發(fā)明(設(shè)計(jì))人: | 趙長林;曾甜 | 申請(專利權(quán))人: | 武漢新芯集成電路制造有限公司 |
| 主分類號(hào): | H01L21/762 | 分類號(hào): | H01L21/762;H01L27/146 |
| 代理公司: | 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司 11002 | 代理人: | 王瑩;李相雨 |
| 地址: | 430205 湖北省武*** | 國省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 基底 掩模圖案 溝槽形成 光刻膠 掩模板 刻蝕 半導(dǎo)體器件 氧化層 圖案 曝光顯影 一次曝光 涂覆 顯影 | ||
本發(fā)明提供一種溝槽形成方法,包括提供一基底及基底下面的氧化層;在基底的上面涂覆光刻膠,用一掩模板對基底上的光刻膠進(jìn)行曝光顯影,以在基底上形成第一和第二圖案;掩模板上有第一和第二掩模圖案,第一掩模圖案的面積大于第二掩模圖案;據(jù)第一圖案和第二圖案對基底刻蝕,除去基底上的光刻膠,在基底上形成第一和第二溝槽,第一溝槽的深度大于第二溝槽。還提供一種半導(dǎo)體器件,包括基底和基底下面的氧化層,在基底上用上述溝槽形成方法形成第一和第二溝槽。本發(fā)明根據(jù)刻蝕的loading effect現(xiàn)象,利用一張掩模板上同時(shí)具面積不同的第一和第二掩模圖案,用一次曝光顯影刻蝕形成深度不同的第一和第二溝槽,簡化了工藝,降低了成本。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域,具體涉及一種溝槽形成方法及半導(dǎo)體器件。
背景技術(shù)
深溝槽隔離(Deep trench isolation,DTI)技術(shù)在當(dāng)前圖像處理中已占據(jù)重要地位,當(dāng)前日趨復(fù)雜和高性能的工藝也要求在產(chǎn)品中加入DTI,以獲得更好的隔離效果。
傳統(tǒng)CMOS型圖像傳感器的制備工藝中,存在背面接線區(qū)(BSL area),背面接線區(qū)的溝槽的加工工藝是通過在掩模板上設(shè)置背面接線圖案,經(jīng)過曝光顯影刻蝕工藝形成貫穿硅基底延伸至氧化層的溝槽。為了提升CMOS型圖像傳感器的光學(xué)性能和電學(xué)性能,在CMOS型圖像傳感器的像素單元區(qū)引入深溝槽隔離(DTI)工藝,該工藝需要另用一張掩模板,掩模板上設(shè)置對應(yīng)的圖案,經(jīng)過曝光顯影刻蝕工藝在硅基底上形成用于像素單元之間隔離的溝槽,從而達(dá)到防止相鄰像素單元之間電子串?dāng)_的目的。
可見,為了形成上述兩種深度不同溝槽,需要兩個(gè)掩模板、用兩次曝光、顯影和刻蝕工藝分別形成,工藝復(fù)雜,增加了產(chǎn)品本身的成本。
發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中的缺陷,本發(fā)明實(shí)施例提供了一種溝槽形成方法及半導(dǎo)體器件。
第一方面,本發(fā)明實(shí)施例提供一種溝槽形成方法,包括:
提供一基底以及所述基底下面的氧化層;
在所述基底的上面涂覆光刻膠,利用一掩模板對所述基底上的光刻膠進(jìn)行曝光顯影,以在所述基底的光刻膠上形成第一圖案和第二圖案;所述掩模板上具有與第一圖案對應(yīng)的第一掩模圖案和與第二圖案對應(yīng)的第二掩模圖案,所述第一掩模圖案的面積大于所述第二掩模圖案的面積;
根據(jù)所述基底的光刻膠上形成的第一圖案和第二圖案對所述基底進(jìn)行刻蝕,除去所述基底上的光刻膠,在所述基底上形成第一溝槽和第二溝槽,所述第一溝槽的深度大于所述第二溝槽的深度。
本發(fā)明還提供一種半導(dǎo)體器件,所述半導(dǎo)體器件包括基底和所述基底下面的氧化層,在所述基底上采用所述的溝槽形成方法形成有第一溝槽和第二溝槽。
優(yōu)選的,所述第一溝槽的深度為所述第二溝槽的深度的1.1-2.0倍。
優(yōu)選的,所述第二溝槽的寬度范圍為70-150nm,所述第二溝槽的深度范圍為1500-2500nm。
優(yōu)選的,所述半導(dǎo)體器件為CMOS型圖像傳感器。
優(yōu)選的,所述第一溝槽貫穿所述基底和部分所述氧化層,所述第二溝槽的底部與所述基底的底面之間具有預(yù)設(shè)距離。
優(yōu)選的,所述第一溝槽為用于形成背面接線區(qū)域的溝槽。
優(yōu)選的,所述第二溝槽為用于像素單元之間隔離的溝槽。
優(yōu)選的,包括至少四個(gè)所述第二溝槽,所述至少四個(gè)所述第二溝槽中的每四個(gè)所述第二溝槽組成一個(gè)矩形區(qū)域,每個(gè)所述矩形區(qū)域?qū)⒁粋€(gè)像素單元包圍在其中。
優(yōu)選的,所述基底為硅基底。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于武漢新芯集成電路制造有限公司,未經(jīng)武漢新芯集成電路制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810089222.3/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





