[發明專利]一種溝槽形成方法及半導體器件在審
| 申請號： | 201810089222.3 | 申請日： | 2018-01-30 |
| 公開（公告）號： | CN108346615A | 公開（公告）日： | 2018-07-31 |
| 發明（設計）人： | 趙長林;曾甜 | 申請（專利權）人： | 武漢新芯集成電路制造有限公司 |
| 主分類號： | H01L21/762 | 分類號： | H01L21/762;H01L27/146 |
| 代理公司： | 北京路浩知識產權代理有限公司 11002 | 代理人： | 王瑩;李相雨 |
| 地址： | 430205 湖北省武*** | 國省代碼： | 湖北;42 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 基底 掩模圖案 溝槽形成 光刻膠 掩模板 刻蝕 半導體器件 氧化層 圖案 曝光顯影 一次曝光 涂覆 顯影 | ||
1.一種溝槽形成方法，其特征在于，包括：
提供一基底以及所述基底下面的氧化層；
在所述基底的上面涂覆光刻膠，利用一掩模板對所述基底上的光刻膠進行曝光顯影，以在所述基底的光刻膠上形成第一圖案和第二圖案；所述掩模板上具有與第一圖案對應的第一掩模圖案和與第二圖案對應的第二掩模圖案，所述第一掩模圖案的面積大于所述第二掩模圖案的面積；
根據所述基底的光刻膠上形成的第一圖案和第二圖案對所述基底進行刻蝕，除去所述基底上的光刻膠，在所述基底上形成第一溝槽和第二溝槽，所述第一溝槽的深度大于所述第二溝槽的深度。
2.一種半導體器件，其特征在于，所述半導體器件包括基底和所述基底下面的氧化層，在所述基底上采用權利要求1所述的溝槽形成方法形成有第一溝槽和第二溝槽。
3.根據權利要求2所述的半導體器件，其特征在于，所述第一溝槽的深度為所述第二溝槽的深度的1.1-2.0倍。
4.根據權利要求2所述的半導體器件，其特征在于，所述第二溝槽的寬度范圍為70-150nm，所述第二溝槽的深度范圍為1500-2500nm。
5.根據權利要求2-4中任一項所述的半導體器件，其特征在于，所述半導體器件為CMOS型圖像傳感器。
6.根據權利要求5所述的半導體器件，其特征在于，所述第一溝槽貫穿所述基底和部分所述氧化層，所述第二溝槽的底部與所述基底的底面之間具有預設距離。
7.根據權利要求6所述的半導體器件，其特征在于，所述第一溝槽為用于形成背面接線區域的溝槽。
8.根據權利要求6所述的半導體器件，其特征在于，所述第二溝槽為用于像素單元之間隔離的溝槽。
9.根據權利要求8所述的半導體器件，其特征在于，包括至少四個所述第二溝槽，所述至少四個所述第二溝槽中的每四個所述第二溝槽組成一個矩形區域，每個所述矩形區域將一個像素單元包圍在其中。
10.根據權利要求2所述的半導體器件，其特征在于，所述基底為硅基底。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于武漢新芯集成電路制造有限公司，未經武漢新芯集成電路制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810089222.3/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：晶片卡盤和處理裝置
- 下一篇：內連線結構及其制造方法
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
