[發明專利]一種LED芯片結構的制作方法

有效

• 申請號: 201810088382.6
• 申請日: 2018-01-30
• 公開（公告）號: CN108231961B
• 公開（公告）日: 2019-05-14
• 發明（設計）人: 鄔新根;劉兆;盧利香;李俊賢;吳奇隆
• 申請（專利權）人: 廈門乾照光電股份有限公司
• 主分類號: H01L33/00
• 分類號: H01L33/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

本發明公開了一種LED芯片結構的制作方法，通過在通孔的側壁以及暴露出的透明導電層的表面以及暴露出的第二型半導體層的表面以及電極凹槽的底部沉積Al層，合金完成后，以使在透明導電層表面的Al層與透明導電層進行摻雜形成摻雜膜層，該摻雜膜層相比較純的透明導電層的方阻更低，與第二型半導體層之間的接觸電阻更高，且在第二型半導體層表面的Al層形成Al₂O₃層，即絕緣層，進而可以實現電流在透明導電層保留位置強制分布的需求。也就是說，實現在透明導電層開孔位置電流阻擋以及透明導電層保留位置電流擴散的目的，實現電流的強制分布，通過設計不同的開孔位置實現電流在芯片不同位置電流均勻分布。

技術領域

本發明涉及LED芯片制作技術領域，更具體地說，尤其涉及一種LED芯片結構的制作方法。

背景技術

隨著科學技術的不斷發展，發光二極管LED已廣泛應用于人們的日常生活、工作以及工業中，為人們的生活帶來了極大的便利。

發光二極管(Light Emitting Diode，LED)具有效率高、能耗低、壽命長、無污染、體積小、色彩豐富等諸多優點，被廣泛應用在照明、顯示和背光等領域。

常規的功率LED芯片制作工藝包括Mesa光刻、CBL光刻、ITO鍍膜、PAD光刻以及PV光刻五道工序，其中CBL的目的是為了實現電流的強制均勻分布，避免P電極注入電流集中在P電極正下方，影響芯片發光效率。由于需要達到該目的，因此在芯片制作的過程中就會多出一道CBL光刻和濕法刻蝕，另外由于CBL光刻常用材料為SiO₂，而PV光刻的常用材料也是SiO₂，從而導致PV光刻與PAD光刻不能使用同一步的光刻制程。

發明內容

為解決上述問題，本發明提供了一種LED芯片結構的制作方法，該制作方法在實現了強制電流分布的情況下，減少了光刻工序，簡化制程，降低生成成本。

為實現上述目的，本發明提供如下技術方案：

一種LED芯片結構的制作方法，所述制作方法包括：

提供一襯底；

在所述襯底上形成外延層結構；所述外延層結構包括：在第一方向上依次設置的第一型半導體層、多量子阱層以及第二型半導體層；其中，所述第一方向垂直于所述襯底，且由所述襯底指向所述外延層結構；

刻蝕去除部分第二型半導體層以及部分多量子阱層，直至暴露出所述第一型半導體層，形成電極凹槽；

在所述第二型半導體層背離所述襯底的表面以及所述電極凹槽的底部形成透明導電層；

對所述透明導電層進行刻蝕，直至暴露出所述第二型半導體層，形成多個貫穿所述透明導電層的通孔；

在所述透明導電層背離所述第二型半導體層的表面以及所述電極凹槽的側壁形成鈍化層；

刻蝕所述鈍化層，暴露出設置有所述通孔的透明導電層區域，在所述通孔的側壁以及暴露出的所述透明導電層的表面以及暴露出的所述第二型半導體層的表面以及所述電極凹槽底部的透明導電層上沉積Al層；

對所述LED芯片結構進行合金操作，以使在所述透明導電層表面的Al層與所述透明導電層進行摻雜形成摻雜膜層，在所述第二型半導體層表面的Al層形成Al₂O₃層；

在暴露出設置有所述通孔的透明導電層區域上設置第一金屬電極，在所述電極凹槽內設置第二金屬電極。

優選的，在上述制作方法中，所述第一型半導體層為N型氮化鎵層，所述第二型半導體層為P型氮化鎵層。

優選的，在上述制作方法中，所述電極凹槽的深度范圍為1μm-2μm，包括端點值。