[發明專利]一種LED芯片結構的制作方法有效
| 申請號： | 201810088382.6 | 申請日： | 2018-01-30 |
| 公開（公告）號： | CN108231961B | 公開（公告）日： | 2019-05-14 |
| 發明（設計）人： | 鄔新根;劉兆;盧利香;李俊賢;吳奇隆 | 申請（專利權）人： | 廈門乾照光電股份有限公司 |
| 主分類號： | H01L33/00 | 分類號： | H01L33/00 |
| 代理公司： | 北京集佳知識產權代理有限公司 11227 | 代理人： | 王寶筠 |
| 地址： | 361100 福建省廈門市火炬*** | 國省代碼： | 福建;35 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 透明導電層 第二型半導體層 摻雜 保留位置 開孔位置 膜層 絕緣層 透明導電層表面 電極凹槽 電流擴散 電流阻擋 接觸電阻 位置電流 暴露 側壁 方阻 通孔 沉積 制作 合金 芯片 | ||
1.一種LED芯片結構的制作方法，其特征在于，所述制作方法包括：
提供一襯底；
在所述襯底上形成外延層結構；所述外延層結構包括：在第一方向上依次設置的第一型半導體層、多量子阱層以及第二型半導體層；其中，所述第一方向垂直于所述襯底，且由所述襯底指向所述外延層結構；
刻蝕去除部分第二型半導體層以及部分多量子阱層，直至暴露出所述第一型半導體層，形成電極凹槽；
在所述第二型半導體層背離所述襯底的表面以及所述電極凹槽的底部形成透明導電層；
對所述透明導電層進行刻蝕，直至暴露出所述第二型半導體層，形成多個貫穿所述透明導電層的通孔；
在所述透明導電層背離所述第二型半導體層的表面以及所述電極凹槽的側壁形成鈍化層；
刻蝕所述鈍化層，暴露出設置有所述通孔的透明導電層區域，在所述通孔的側壁以及暴露出的所述透明導電層的表面以及暴露出的所述第二型半導體層的表面以及所述電極凹槽底部的透明導電層上沉積Al層；
對所述LED芯片結構進行合金操作，以使在所述透明導電層表面的Al層與所述透明導電層進行摻雜形成摻雜膜層，在所述第二型半導體層表面的Al層形成Al2O3層；
在暴露出設置有所述通孔的透明導電層區域上設置第一金屬電極，在所述電極凹槽內設置第二金屬電極。
2.根據權利要求1所述的制作方法，其特征在于，所述第一型半導體層為N型氮化鎵層，所述第二型半導體層為P型氮化鎵層。
3.根據權利要求1所述的制作方法，其特征在于，所述電極凹槽的深度范圍為1μm-2μm，包括端點值。
4.根據權利要求1所述的制作方法，其特征在于，所述透明導電層為氧化銦錫透明導電層，所述氧化銦錫透明導電層的厚度范圍為200埃-3000埃，包括端點值。
5.根據權利要求1所述的制作方法，其特征在于，所述鈍化層的厚度范圍為600埃-3000埃，包括端點值。
6.根據權利要求1所述的制作方法，其特征在于，所述Al層的厚度范圍為10埃-100埃，包括端點值。
7.根據權利要求1所述的制作方法，其特征在于，所述第一金屬電極與所述第二金屬電極材料相同。
8.根據權利要求1所述的制作方法，其特征在于，所述刻蝕去除部分第二型半導體層以及部分多量子阱層，直至暴露出所述第一型半導體層，形成電極凹槽，采用的是干法刻蝕。
9.根據權利要求1所述的制作方法，其特征在于，所述對所述透明導電層進行刻蝕，直至暴露出所述第二型半導體層，形成多個貫穿所述透明導電層的通孔，采用的是光刻和濕法刻蝕。
10.根據權利要求1所述的制作方法，其特征在于，所述對所述LED芯片結構進行合金操作，采用的是爐管進行合金操作，合金溫度范圍為200℃-600℃，包括端點值，合金持續時間為5min-40min，包括端點值。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于廈門乾照光電股份有限公司，未經廈門乾照光電股份有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810088382.6/1.html，轉載請聲明來源鉆瓜專利網。
