[發明專利]包括凹入式柵電極部分的半導體器件

有效

• 申請號: 201810087764.7
• 申請日: 2018-01-29
• 公開（公告）號: CN108461494B
• 公開（公告）日: 2023-01-10
• 發明（設計）人: 鄭鉉澔;李正允;權臺純;閔庚石;成金重;林青美;池雅凜;洪承秀
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238;H01L29/423
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種半導體器件，包括：

襯底上的第一有源圖案和第二有源圖案；

第一柵電極和第二柵電極，分別延伸跨過所述第一有源圖案和所述第二有源圖案；以及

絕緣圖案，位于所述第一柵電極和所述第二柵電極之間以將所述第一柵電極和所述第二柵電極彼此分開，

其中所述第一柵電極、所述絕緣圖案以及所述第二柵電極沿第一方向布置，以及

其中所述第一柵電極包括：

第一部分，沿所述第一方向延伸；以及

第二部分，在所述第一部分和所述絕緣圖案之間，所述第二部分的頂表面的高度低于所述第一部分最靠近所述第二部分的頂表面的高度，

其中，所述絕緣圖案的上部豎直地突出超過所述第一柵電極的所述第二部分，以及

其中，所述上部的寬度在遠離所述襯底的方向上減小。

2.根據權利要求1所述的半導體器件，其中所述第一柵電極的所述第二部分相對于所述第一柵電極的所述第一部分具有凹入頂部。

3.根據權利要求1所述的半導體器件，其中所述第二部分的頂表面的高度隨著從所述第一部分接近所述絕緣圖案而減小。

4.根據權利要求1所述的半導體器件，其中所述第二部分的頂表面的高度隨著從所述第一部分接近所述絕緣圖案而減小，并且然后在到達所述第二部分的頂表面中的拐點之后再增加。

5.根據權利要求1所述的半導體器件，還包括在所述襯底的上部處并且限定所述第一有源圖案和所述第二有源圖案的器件隔離層，其中所述絕緣圖案與所述器件隔離層在豎直方向上交迭。

6.根據權利要求1所述的半導體器件，還包括在所述第一方向上延伸的一對柵極間隔物，其中所述第一柵電極、所述絕緣圖案和所述第二柵電極插入在所述一對柵極間隔物之間。

7.根據權利要求1所述的半導體器件，還包括插入在所述第一有源圖案和所述第一柵電極之間以及所述絕緣圖案和所述第一柵電極之間的柵極電介質圖案。

8.根據權利要求1所述的半導體器件，還包括：

柵極封蓋圖案，覆蓋所述絕緣圖案的頂表面以及所述第一柵電極和所述第二柵電極的頂表面；以及

有源接觸件，向所述襯底延伸并覆蓋所述柵極封蓋圖案的一部分，

其中所述第一有源圖案和所述第二有源圖案中的每一個包括：溝道區和隔著所述溝道區彼此間隔開的一對源/漏區，以及

其中所述有源接觸件電連接到所述第一有源圖案的至少一個源/漏區。

9.根據權利要求1所述的半導體器件，其中所述第一有源圖案和所述第一柵電極形成PMOSFET，并且所述第二有源圖案和所述第二柵電極形成NMOSFET。

10.根據權利要求1所述的半導體器件，其中所述第一柵電極圍繞所述第一有源圖案的頂表面和相對側壁，以及

所述第二柵電極圍繞所述第二有源圖案的頂表面和相對側壁。

11.一種半導體器件，包括：

襯底上的PMOSFET區域和NMOSFET區域；

第一柵電極，延伸跨過所述PMOSFET區域；

第二柵電極，延伸跨過所述NMOSFET區域；以及

位于所述第一柵電極和所述第二柵電極之間的絕緣圖案，其中所述第一柵電極和所述第二柵電極中的每一個包括與所述絕緣圖案相鄰的、相對于所述第一柵電極和所述第二柵電極的遠離所述絕緣圖案的相應部分而言的凹入頂部，

其中，所述絕緣圖案的上部豎直地突出超過所述第一柵電極和所述第二柵電極中的每一個的凹入頂部，以及

其中，所述上部的寬度在遠離所述襯底的方向上減小。

12.根據權利要求11所述的半導體器件，其中所述第一柵電極和所述第二柵電極中的每一個包括隔著所述凹入頂部與所述絕緣圖案間隔開的部分，所述凹入頂部的頂表面的高度低于所述部分的頂表面的高度。