[發明專利]半導體封裝裝置和其制造方法

有效

• 申請號: 201810087487.X
• 申請日: 2018-01-30
• 公開（公告）號: CN108735686B
• 公開（公告）日: 2022-04-29
• 發明（設計）人: 蔡崇宣
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/48;H01L21/56
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

一種半導體封裝裝置包括裸片、介電層、多個傳導柱和封裝主體。所述裸片具有活性表面、與所述活性表面相對的背表面和在所述活性表面與所述背表面之間延伸的側表面。所述介電層在裸片的所述活性表面上，具有頂表面且界定多個開口。每一傳導柱安置于所述介電層的所述多個開口中的對應開口中。每一傳導柱電連接到所述裸片。每一傳導柱具有頂表面。每一傳導柱的所述頂表面低于所述介電層的所述頂表面。所述封裝主體囊封所述裸片的所述背表面和所述側表面。

技術領域

本發明大體涉及一種半導體封裝裝置和一種其制造方法。更確切地說，本發明涉及一種包含扇出結構的半導體封裝裝置和一種其制造方法。

背景技術

隨著半導體技術的發展，半導體芯片和/或裸片正變得越來越小。同時，各種功能的更多電路將被集成到半導體裸片內。因此，半導體裸片傾向于具有裝填到較小區域內的數目增大的I/O襯墊，且I/O襯墊的密度隨時間快速升高。結果，半導體裸片的封裝變得更困難，這不利地影響封裝的良品率。

發明內容

在一或多個實施例中，一種半導體封裝裝置包括裸片、介電層、多個傳導柱和封裝主體。所述裸片具有活性表面、與所述活性表面相對的背表面和在所述活性表面與所述背表面之間延伸的側表面。所述介電層在裸片的所述活性表面上，具有頂表面，且界定多個開口。每一傳導柱安置于所述介電層的所述多個開口中的對應的開口中。每一傳導柱電連接到所述裸片。每一傳導柱具有頂表面。每一傳導柱的所述頂表面低于所述介電層的所述頂表面。所述封裝主體囊封所述裸片的所述背表面和所述側表面。

在一或多個實施例中，一種半導體封裝裝置包括裸片、多個傳導柱、介電層和封裝主體。所述裸片具有活性表面、與所述活性表面相對的背表面和在所述活性表面與所述背表面之間延伸的側表面。所述傳導柱在所述裸片的所述活性表面上，且電連接到所述裸片。每一傳導柱具有頂表面和側表面。所述介電層在裸片的所述活性表面上。所述介電層包圍每一傳導柱的側表面且暴露每一傳導柱的所述頂表面。所述多個傳導柱中的至少一個傳導柱的高度與所述多個傳導柱中的另一傳導柱的高度不同。封裝主體囊封所述裸片的所述背表面和所述側表面。

在一或多個實施例中，一種制造半導體封裝裝置的方法，包括：(a)提供具有活性表面、與所述活性表面相對的背表面和側表面的裸片；(b)在所述裸片的所述活性表面上形成介電層和多個傳導柱，其中所述介電層具有頂表面和側表面，每一傳導柱具有頂表面，且所述介電層的所述頂表面比每一傳導柱的所述頂表面高；(c)將所述介電層的所述頂表面附接到載體上；和(d)形成封裝主體以覆蓋所述裸片的所述背表面和所述側表面和所述介電層的所述側表面。

附圖說明

當結合附圖閱讀時，從以下詳細描述最好地理解本發明的各方面。應注意，各種特征可不按比例繪制，且各種特征的尺寸可出于論述的清晰起見任意地增大或減小。

圖1A說明根據本發明的一些實施例的半導體封裝裝置的橫截面圖；

圖1B說明根據本發明的一些實施例的如在圖1A中展示的半導體封裝裝置的一部分的放大圖；

圖2A說明根據本發明的一些實施例的制造半導體封裝裝置的方法的各種階段；

圖2B說明根據本發明的一些實施例的制造半導體封裝裝置的方法的各種階段；

圖2C說明根據本發明的一些實施例的制造半導體封裝裝置的方法的各種階段；以及

圖2D說明根據本發明的一些實施例的制造半導體封裝裝置的方法的各種階段；

貫穿圖式和具體實施方式使用共同參考數字以指示相同或類似元件。從以下結合附圖作出的詳細描述將更加顯而易見本發明。

具體實施方式