[發明專利]SRAM存儲器

有效

• 申請號: 201810083598.3
• 申請日: 2018-01-29
• 公開（公告）號: CN110097907B
• 公開（公告）日: 2021-03-19
• 發明（設計）人: 陳根華;王林
• 申請（專利權）人: 展訊通信（上海）有限公司
• 主分類號: G11C11/419
• 分類號: G11C11/419
• 代理公司: 北京蘭亭信通知識產權代理有限公司 11667
• 代理人: 趙永剛

本發明提供一種SRAM存儲器。所述SRAM存儲器包括：多個區塊，區塊個數滿足2的指數函數，每個區塊的存儲單元均為單端八管SRAM單元，每個區塊的讀位線的條數相同，每個區塊的全部讀位線均設置有對應的控制信號線，各條讀位線分別與各自對應的控制信號線在布線時相鄰鋪設且方向平行，以使相對應的讀位線和控制信號線之間通過線電容進行耦合；相鄰的兩個區塊相互配合，相互配合的兩個區塊共用一組差分放大器，差分放大器的個數與每個區塊的讀位線的條數相同，差分放大器的第一輸入端連接至其中一個區塊的一條讀位線，第二輸入端連接至另一個區塊的與第一輸入端所連接的讀位線位置相對應的一條讀位線。本發明能夠提高SRAM的數據讀取速度。

技術領域

本發明涉及存儲器技術領域，尤其涉及一種SRAM存儲器。

背景技術

SRAM存儲器的存儲單元包括6管存儲單元、8管存儲單元等多種形式，其中單端八管SRAM單元如圖1所示，讀寫控制是分開的，包括一條寫字線WWL、兩條寫位線BL和BLB、一條讀字線RWL以及一條讀位線RBL。

對于使用單端八管SRAM單元作為存儲單元的SRAM存儲器來說，如圖2所示，當SRAM存儲器進行讀操作時，僅能通過一條讀位線RBL對單端八管SRAM單元進行讀取，即單端讀取。因為沒有對比信號作參考，當對單端八管SRAM單元進行讀“0”操作時，RBL需要從VDD下拉到反相器的翻轉電平VDD/2，才能讀取數據；當讀位線上懸掛的SRAM單元越來越多時，讀位線上的漏電流越來越大，就會造成數據讀取速度變得越來越慢。

發明內容

為了解決上述問題，本發明提供一種SRAM存儲器，能夠消除漏電流的影響，提高單端八管SRAM單元的數據讀取速度。

本發明提供一種SRAM存儲器，包括：多個區塊，區塊個數滿足2的指數函數，每個所述區塊的存儲單元均為單端八管SRAM單元，每個所述區塊的讀位線的條數相同，每個所述區塊的全部讀位線均設置有對應的控制信號線，各條讀位線分別與各自對應的控制信號線在布線時相鄰鋪設且方向平行，以使相對應的讀位線和控制信號線之間通過線電容進行耦合；

相鄰的兩個區塊相互配合，相互配合的兩個區塊共用一組差分放大器，差分放大器的個數與每個所述區塊的讀位線的條數相同，所述差分放大器的第一輸入端連接至其中一個區塊的一條讀位線，所述差分放大器的第二輸入端連接至另一個區塊的與所述第一輸入端所連接的讀位線位置相對應的一條讀位線，所述差分放大器用于數據讀取時，當與所述差分放大器連接的其中一條讀位線上的SRAM單元被選中，輸出所述SRAM單元存儲的數據。

可選地，所述控制信號線和對應的讀位線在布線時都布置在金屬層。

可選地，所述控制信號線接入控制信號，在控制信號的作用下，所述控制信號線通過與對應的讀位線之間的線電容耦合關系，在進行讀操作時將所述對應的讀位線的電位觸發到一個電壓值。

可選地，對于相互配合的兩個區塊，其中一個區塊被選中的讀取數據的位線作為工作位線，與所述工作位線位置相對應的另一個區塊中的讀位線作為參考位線，當工作位線電位高于參考位線電位時，差分放大器輸出高電平，當工作位線電位低于參考位線電位時，差分放大器輸出低電平。

可選地，每個所述區塊中相對應的讀位線和控制信號線之間的線電容隨著所述區塊中的存儲陣列的大小變化而變化。

本發明提供的SRAM存儲器，在數據讀取時能夠為工作位線提供一個參考位線，參考位線和讀取數據的工作位線分別連接差分放大器的兩個輸入端，并通過差分放大器輸出讀取的數據，與現有技術相比，本發明將單端八管SRAM單元的讀取方式設計成差分讀取，從而能達到消除漏電流的影響，加快單端八管SRAM單元的數據讀取速度。

附圖說明

圖1為單端八管SRAM單元的結構示意圖；

圖2為現有的SRAM存儲器的結構示意圖；