[發(fā)明專利]半導體器件

有效

• 申請?zhí)枺?/td>: 201810083321.0
• 申請日: 2018-01-29
• 公開（公告）號: CN108417557B
• 公開（公告）日: 2023-08-18
• 發(fā)明（設計）人: 菅長利文
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/528;H01L21/768
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝;董典紅

本發(fā)明的目的是改善半導體器件的操作特性。半導體器件具有形成在半導體襯底上方的接觸插塞、耦合到接觸插塞的上表面的金屬布線以及形成在金屬布線中的狹縫。此外，在平面圖中的X方向上，接觸插塞形成在金屬布線的端部處，并且狹縫形成在與接觸插塞分開的位置處。在金屬布線端部處的上表面的邊緣與狹縫的上表面之間的在X方向上的距離大于或等于接觸插塞的上表面在X方向上的第一插塞直徑并且小于或等于所述第一插塞直徑的兩倍。

相關申請的交叉引用

這里通過參考并入2017年2月10日提交的日本專利申請No.2017-023321的全部公開內(nèi)容，包括說明書、附圖和摘要。

技術領域

本發(fā)明涉及半導體器件，并且可以優(yōu)選地用于具有通過例如鑲嵌工藝形成的金屬布線的半導體器件。

背景技術

日本未審查專利申請公開No.2002-343861描述了一種半導體集成電路，其中位于與接觸插塞的下表面相對的端部處的接觸插塞的上表面從層間絕緣膜的主表面突出，并且電容器下電極以其中心偏離的方式布置在接觸插塞的上部部分處，以覆蓋接觸插塞的突出部。

發(fā)明內(nèi)容

伴隨著大規(guī)模集成(LSI)電路的微加工，難以確保通過鑲嵌工藝形成的金屬布線與位于金屬布線的端部處的接觸插塞之間的接觸面積，并且半導體器件的操作特性由于接觸電阻的增加而不利地惡化。

其他問題和新穎特征從說明書和附圖的描述中將變得顯而易見。

根據(jù)一個實施例的半導體器件具有形成在半導體襯底上方的接觸插塞、耦合到接觸插塞的上表面的金屬布線以及形成在金屬布線中的狹縫。此外，在平面圖中的第一方向上，接觸插塞形成在金屬布線的端部處，并且狹縫形成在與接觸插塞分開的位置處。金屬布線的端部處的上表面的邊緣與狹縫的上表面之間的在第一方向上的距離等于或大于接觸插塞的上表面在第一方向上的第一直徑的兩倍或更小。

根據(jù)一個實施例，可以改善半導體器件的操作特性。

附圖說明

圖1是根據(jù)實施例的半導體器件的橫截面圖；

圖2A是示出根據(jù)實施例的設計金屬布線和設計接觸插塞的平面圖，圖2B是示出根據(jù)實施例的最終金屬布線的上表面和最終接觸插塞的上表面的平面圖，圖2C是沿著圖2B的線A-A'截取的橫截面圖；

圖3A是示出根據(jù)實施例的第一修改示例的設計金屬布線和設計接觸插塞的平面圖，圖3B是示出根據(jù)實施例的第一修改示例的最終金屬布線的上表面和最終接觸插塞的上表面的平面圖；

圖4A是示出根據(jù)實施例的第二修改示例的設計金屬布線和設計接觸插塞的平面圖，圖4B是示出根據(jù)實施例的第二修改示例的最終金屬布線的上表面和最終接觸插塞的上表面的平面圖；以及

圖5A是示出根據(jù)比較示例的設計金屬布線和設計接觸插塞的平面圖，圖5B是示出根據(jù)比較示例的最終金屬布線和最終接觸插塞的橫截面圖。

具體實施方式

將使用以下實施例來描述本發(fā)明，同時為了方便起見，必要時將本發(fā)明劃分成多個部分或?qū)嵤├?。但是，除了特別指定的情況之外，這些部分或?qū)嵤├舜瞬皇菬o關的，而是一個部分或?qū)嵤├鳛榱硪徊糠只驅(qū)嵤├男薷氖纠?、應用、詳細說明或補充說明的一部分或者全部。此外，在以下的實施例中，在說明書提及元件數(shù)目(包括件數(shù)、數(shù)值、量、范圍等)的情況下，該數(shù)目不限于該特定數(shù)目，而是可以比該特定數(shù)目更大或更小，除特別指定的情況之外或除原則上明顯限于該特定數(shù)目的情況之外。