[發明專利]半導體器件及其制造方法

有效

• 申請號: 201810083257.6
• 申請日: 2018-01-29
• 公開（公告）號: CN108630686B
• 公開（公告）日: 2022-12-13
• 發明（設計）人: 金范庸;李勛;吉德信
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 郭放;許偉群

一種用于制造半導體器件的方法包括：形成高寬高比的底電極；通過在底電極的表面上順序地執行第一等離子體工藝和第二等離子體工藝來形成界面層；在界面層之上形成電介質層；以及在電介質層之上形成頂電極。

相關申請的交叉引用

本申請要求2017年3月17日提交的申請號為10-2017-0033829的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的示例性實施例涉及一種半導體器件及其制造方法，更具體而言，涉及一種包括電容器的半導體器件以及制造所述半導體器件的方法。

背景技術

例如動態隨機存取存儲器(DRAM)的存儲器件可以包括電容器。每個電容器可以包括底電極、電介質層和頂電極。底電極的高表面能可以造成電介質層的氧損失。電介質層的氧損失可以降低電容器的電容，并增加電容器內的泄漏電流。

發明內容

本發明的實施例涉及一種包括改進的電容器的改進的半導體器件以及一種制造該具有改進的電容器的半導體器件的方法。

改進的電容器呈現出低的泄漏電流、提高的電容和優異的可靠性。

根據本發明的一個實施例，一種用于制造半導體器件的方法包括：形成具有高寬高比的底電極；通過在底電極的表面上順序地執行第一等離子體工藝和第二等離子體工藝來形成界面層；在界面層之上形成電介質層；以及在電介質層之上形成頂電極。

形成界面層的步驟可以包括：在低壓下在離子等離子體主導的氛圍中執行第一等離子體工藝，以及在高壓下在自由基等離子體主導的氛圍中執行第二等離子體工藝。

第二等離子體工藝可以在比執行第一等離子體工藝的壓力更高的壓力下執行。

第二等離子體工藝可以是在比大約1托更高的壓力下執行，以及第一等離子體工藝可以在比大約100毫托更低的壓力下執行。

形成界面層的步驟可以包括：在低壓下在氮離子等離子體主導的氛圍中執行第一等離子體工藝，以及在高壓下在氧自由基等離子體主導的氛圍中執行第二等離子體工藝。

第一等離子體工藝可以包括低壓等離子體氮化，以及第二等離子體工藝可以包括高壓等離子體氧化。

底電極可以包括具有至少大約1:10或更高的寬高比的圓筒形。

底電極可以包括具有至少大約1:10或更高的寬高比的柱形。

底電極可以包括下底電極和上底電極，并且第一等離子體工藝可以局部氮化上底電極的表面，以及第二等離子體工藝可以氧化下底電極和上底電極的氮化表面。

底電極可以包括金屬氮化物。

底電極可以包括氮化鈦或者氮化鉭。

界面層可以包括金屬氧化物。

界面層可以包括氧化鈦或氧化鉭。

電介質層可以包括ZAZ(ZrO₂/Al₂O₃/ZrO₂)或者HAH(HfO₂/Al₂O₃/HfO₂)。

根據本發明的另一個實施例，一種用于制造半導體器件的方法包括：在下結構之上形成模具層；通過刻蝕模具層來形成開口；在開口內部形成包括金屬氮化物的底電極；通過去除模具層來暴露出底電極；通過順序地將底電極暴露于低壓等離子體氮化工藝和高壓等離子體氧化工藝而在底電極之上形成界面層；在界面層之上形成電介質層；以及在電介質層之上形成頂電極。