[發明專利]集成電路器件及其制造方法

有效

• 申請號: 201810076683.7
• 申請日: 2018-01-26
• 公開（公告）號: CN108573949B
• 公開（公告）日: 2022-04-05
• 發明（設計）人: 金永培;樸水賢;安商燻;李義福;姜成進;徐訓碩;吳赫祥;李禹鎮
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/768
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張波

本申請涉及一種集成電路器件及其制造方法。一種集成電路(IC)器件包括具有下金屬膜的下布線結構。下布線結構穿透設置在襯底之上的第一絕緣膜的至少一部分。IC器件還包括覆蓋下金屬膜的頂表面的蓋層、覆蓋該蓋層的第二絕緣膜、穿透第二絕緣膜和蓋層并電連接到下金屬膜的上布線結構、以及設置在下金屬膜與第二絕緣膜之間的空氣間隙。空氣間隙具有由蓋層與上布線結構之間的距離限定的寬度。

技術領域

本發明構思的示范性實施方式涉及集成電路器件及其制造方法，更具體地，涉及包括多層布線結構的集成電路器件以及制造該集成電路器件的方法。

背景技術

隨著技術的進步，集成電路器件正迅速變得按比例縮小。因此，包含在集成電路器件中的金屬布線層的線寬和節距正在減小。在這方面，抑制金屬布線層的電阻增大和電流泄漏以及抑制金屬的電遷移可以減少對包括金屬布線層的多層布線結構的物理損壞，從而提高集成電路器件的可靠性和壽命。

發明內容

本發明構思的示范性實施方式提供一種集成電路器件，該集成電路器件通過抑制金屬布線層的電阻增大和電流泄漏、抑制金屬的電遷移并防止對多層布線結構的物理損壞的發生而具有增加的壽命和提高的可靠性。

根據本發明構思的一示范性實施方式，一種集成電路器件包括具有下金屬膜的下布線結構。下布線結構穿透設置在襯底之上的第一絕緣膜的至少一部分。集成電路器件還包括覆蓋下金屬膜的頂表面的蓋層、覆蓋該蓋層的第二絕緣膜、穿透第二絕緣膜和蓋層并電連接到下金屬膜的上布線結構以及設置在下金屬膜與第二絕緣膜之間的空氣間隙。空氣間隙具有由蓋層與上布線結構之間的距離限定的寬度。

根據本發明構思的一示范性實施方式，一種集成電路器件包括下布線結構，該下布線結構包括在第一方向上延伸并穿透設置在襯底之上的第一絕緣膜的至少一部分的下金屬膜。集成電路器件還包括覆蓋下金屬膜的頂表面和第一絕緣膜的頂表面的蓋層、覆蓋該蓋層的第二絕緣膜、穿透第二絕緣膜和蓋層并電連接到下金屬膜的接觸插塞、以及設置在下金屬膜與第二絕緣膜之間的空氣間隙。空氣間隙設置在由下金屬膜的頂表面和接觸插塞的側壁限定的拐角區域處。

根據本發明構思的一示范性實施方式，一種制造集成電路器件的方法包括：通過蝕刻襯底之上的第一絕緣膜而形成第一孔；在第一孔內部形成包括下金屬膜的下布線結構；形成覆蓋下布線結構和第一絕緣膜的蓋層；形成覆蓋該蓋層的第二絕緣膜；在第一方向上形成穿透第二絕緣膜和蓋層的第二孔；以及在蓋層中形成從第二孔延伸的切口區域。形成切口區域包括在基本上垂直于第一方向的第二方向上通過第二孔去除蓋層的一部分。該方法還包括在第二孔中形成上布線結構。在上布線結構與蓋層的一部分之間的切口區域中形成空氣間隙。

附圖說明

通過參照附圖詳細描述本發明構思的示范性實施方式，本發明構思的以上和其它特征將變得更加明顯，附圖中：

圖1A是根據本發明構思的一示范性實施方式的集成電路器件的部件的剖視圖。

圖1B是根據本發明構思的一示范性實施方式的圖1A的集成電路器件的部件的平面結構的布局圖。

圖1C至圖1E是根據本發明構思的一示范性實施方式的圖1A的集成電路器件的部件的平面結構的布局圖。

圖2至圖7是根據本發明構思的示范性實施方式的集成電路器件的剖視圖。

圖8A是根據本發明構思的一示范性實施方式的集成電路器件的剖視圖。

圖8B是根據本發明構思的一示范性實施方式的由圖8A中的X1指示的區域的放大剖視圖。

圖9和圖10是根據本發明構思的示范性實施方式的由圖8A中的X1指示的區域的放大剖視圖。

圖11是根據本發明構思的一示范性實施方式的集成電路器件的剖視圖。

圖12至圖16是根據本發明構思的示范性實施方式的由圖11中的X2指示的區域的放大剖視圖。