[發(fā)明專(zhuān)利]ESD器件結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201810071115.8
• 申請(qǐng)日: 2018-01-25
• 公開(kāi)（公告）號(hào): CN108281420B
• 公開(kāi)（公告）日: 2021-06-08
• 發(fā)明（設(shè)計(jì)）人: 鄧樟鵬;蘇慶;韋敏俠
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類(lèi)號(hào): H01L27/02
• 分類(lèi)號(hào): H01L27/02
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211
• 代理人: 焦天雷

本發(fā)明公開(kāi)了一種ESD器件結(jié)構(gòu)，包括：第一P?LDMOS、第二P?LDMOS和寄生SCR；所述第一P?LDMOS和第二P?LDMOS共用高壓P阱(HVPW)，在第一P?LDMOS漏極和第二P?LDMOS漏極之間的高壓P阱(HVPW)中設(shè)置N+區(qū)域形成的寄生SCR，所述第一P?LDMOS和第二P?LDMOS結(jié)構(gòu)相同，以寄生SCR的N+區(qū)域?yàn)橹行男纬勺笥曳菍?duì)稱(chēng)結(jié)構(gòu)。本發(fā)明能提高器件開(kāi)啟后的ESD能力，又能提高器件維持電壓和電流，減小ESD器件的latch?up風(fēng)險(xiǎn)的。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別是涉及一種ESD器件結(jié)構(gòu)。

背景技術(shù)

靜電是一種客觀(guān)的自然現(xiàn)象，產(chǎn)生的方式多種，如接觸、摩擦、電器間感應(yīng)等。靜電的特點(diǎn)是長(zhǎng)時(shí)間積聚、高電壓、低電量、小電流和作用時(shí)間短的特點(diǎn)。靜電在至少兩個(gè)領(lǐng)域造成嚴(yán)重危害。摩擦起電和人體靜電是電子工業(yè)中的兩大危害，常常造成電子電器產(chǎn)品運(yùn)行不穩(wěn)定，甚至損壞。ESD是20世紀(jì)中期以來(lái)形成的以研究靜電的產(chǎn)生、危害及靜電防護(hù)等的學(xué)科，國(guó)際上習(xí)慣將用于靜電防護(hù)的器材統(tǒng)稱(chēng)為ESD。

常規(guī)的高壓ESD器件一般選用LDMOS，而LDMOS本身的ESD能力都較弱。為了提高ESD能力和設(shè)計(jì)的靈活性，通常基于LDMOS做一些變形，比如P-LDMOS的漏端（drain）插入N+區(qū)域，形成寄生SCR結(jié)構(gòu)，可大幅度的提高ESD保護(hù)能力。但是純粹的SCR結(jié)構(gòu)發(fā)生snapback后維持電壓Vh一般不超過(guò)10V，在高壓端口應(yīng)用有較大的latchup風(fēng)險(xiǎn)。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問(wèn)題是提供一種開(kāi)啟后能提高器件ESD能力，又能提高器件維持電壓和電流，減小latch-up風(fēng)險(xiǎn)的ESD器件結(jié)構(gòu)。

為解決上述技術(shù)問(wèn)題本發(fā)明提供的ESD器件結(jié)構(gòu)，包括：第一LDMOS、第二LDMOS和寄生SCR；

所述第一PLDMOS和第二LDMOS共用高壓P阱（HVPW），在第一LDMOS漏極和第二LDMOS漏極之間的高壓P阱（HVPW）中設(shè)置N+區(qū)域形成的寄生SCR。

進(jìn)一步改進(jìn)所述ESD器件結(jié)構(gòu)，所述第一LDMOS和第二LDMOS結(jié)構(gòu)相同，以寄生SCR的N+區(qū)域?yàn)橹行男纬勺笥曳菍?duì)稱(chēng)結(jié)構(gòu)。

進(jìn)一步改進(jìn)所述ESD器件結(jié)構(gòu)，所述第一LDMOS柵極和漏極之間場(chǎng)氧區(qū)域的寬度大于第二LDMOS柵極和漏極之間場(chǎng)氧區(qū)域的寬度。

進(jìn)一步改進(jìn)所述ESD器件結(jié)構(gòu)，所述第一LDMOS和第二LDMOS是P-LDMOS。

進(jìn)一步改進(jìn)所述ESD器件結(jié)構(gòu)，所述第一P-LDMOS包括：P型襯底、高壓N阱、高壓P阱、第一P+區(qū)域、第二P+區(qū)域、第一N+區(qū)域和多晶硅柵；

高壓N阱和高壓P阱并列設(shè)置在P型襯底上部，第一P+區(qū)域和第一N+區(qū)域并列設(shè)置在高壓N阱上部,第一P+區(qū)域和第一N+區(qū)域之間設(shè)有第一場(chǎng)氧區(qū)域，第二場(chǎng)氧區(qū)域設(shè)置在高壓P阱上部，第一P+區(qū)域右側(cè)的高壓N阱、高壓P阱和第二場(chǎng)氧區(qū)域上方設(shè)有多晶硅柵，第二P+區(qū)域設(shè)置在第二場(chǎng)氧右側(cè)的高壓P阱中。

進(jìn)一步改進(jìn)所述ESD器件結(jié)構(gòu)，第一P-LDMOS的多晶硅柵通過(guò)第一電阻連接其源極和P型襯底后連接靜電端，第二P-LDMOS的多晶硅柵通過(guò)第二電阻連接其源極和P型襯底后連接靜電端，第二P-LDMOS的漏極和寄生SCR的N+區(qū)域相連后接地。