[發明專利]應變溝道的場效應晶體管

有效

• 申請號: 201810068843.3
• 申請日: 2012-03-09
• 公開（公告）號: CN108281422B
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 馬克·范·達爾;戈本·多恩伯斯;喬治斯·威廉提斯;李宗霖;袁鋒
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/10;H01L29/165;H01L29/78;H01L21/8238;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種半導體器件，包括：

襯底，包括至少兩個隔離部件；

襯底緩沖區域，設置在所述至少兩個隔離部件之間；

鰭狀襯底，設置在所述至少兩個隔離部件之間以及上方，所述鰭狀襯底包括弛豫材料，所述鰭狀襯底設置在鰭狀襯底緩沖區域的上方；以及

柵電極，設置在所述鰭狀襯底上方，并且覆蓋部分所述鰭狀襯底，其中，所述鰭狀襯底中未被所述柵電極覆蓋的部分的底面高于所述至少兩個隔離部件的頂面，所述鰭狀襯底中未被所述柵電極覆蓋的部分下方的所述襯底緩沖區域突出于所述至少兩個隔離部件；

外延層，設置在所述鰭狀襯底的露出部分上方，所述外延層包括設置在所述鰭狀襯底的所述弛豫材料的至少三個表面上和所述襯底緩沖區域的突出于所述至少兩個隔離部件的部分的側面上的壓縮應力半導體材料，所述外延層彌補所述鰭狀襯底的弛豫，其中，所述柵電極不覆蓋所述外延層；

其中，所述鰭狀襯底具有形成PMOS器件的壓縮單軸向應變，

或者其中，所述鰭狀襯底具有形成NMOS器件的拉伸單軸向應變。

2.根據權利要求1所述的器件，其中，所述襯底、所述鰭狀襯底、以及所述外延層中的每一個均包括：硅(Si)、鍺(Ge)、Si和Ge的組合、III-V族化合物、或者其組合。

3.根據權利要求1所述的器件，其中，所述鰭狀襯底垂直地完全設置在所述至少兩個隔離部件上方。

4.根據權利要求1所述的器件，其中，所述外延層垂直地設置在所述至少兩個隔離部件的蝕刻區域上方，并且設置在所述鰭狀襯底的頂面和側壁上。

5.根據權利要求1所述的器件，其中，所述外延層為由硅組成的鈍化層。

6.根據權利要求1所述的器件，其中，所述鰭狀襯底為應變的SiGe溝道層，由在25％和50％之間的Ge組成，具有在100nm和200nm之間的長度，在10nm和20nm之間的寬度，以及在10nm和40nm之間的厚度。

7.一種半導體器件，包括：

襯底，包括至少兩個隔離部件；

襯底緩沖區域，設置在所述至少兩個隔離部件之間；

鰭狀襯底，設置在所述襯底緩沖區域上方，在所述至少兩個隔離部件之間，并且垂直地完全設置在所述至少兩個隔離部件上方；

柵電極，設置在所述鰭狀襯底上方，并且覆蓋部分所述鰭狀襯底，其中，所述鰭狀襯底中未被所述柵電極覆蓋的部分的底面高于所述至少兩個隔離部件的頂面，并且所述鰭狀襯底中未被所述柵電極覆蓋的部分下方的所述襯底緩沖區域突出于所述至少兩個隔離部件；以及

源極/漏極外延層，設置在所述鰭狀襯底的頂面和側壁上，其中，所述柵電極不覆蓋所述源極/漏極外延層；

其中，所述鰭狀襯底具有沉積形成PMOS器件的壓縮單軸向應變，

或者其中，所述鰭狀襯底具有沉積形成NMOS器件的拉伸單軸向應變；

其中，所述鰭狀襯底包括弛豫材料，所述外延層包括設置在所述鰭狀襯底的所述弛豫材料的至少三個表面上和所述襯底緩沖區域的突出于所述至少兩個隔離部件的部分的側面上的壓縮應力半導體材料，所述外延層彌補所述鰭狀襯底的弛豫。

8.根據權利要求7所述的器件，其中，所述襯底、所述襯底緩沖區域、所述鰭狀襯底、以及所述外延層中的每一個均包括：硅(Si)、鍺(Ge)、Si和Ge的組合、III-V族化合物、或者其組合。

9.根據權利要求7所述的器件，其中，所述鰭狀襯底為SiGe溝道層，由在25％和50％之間的Ge組成，具有在100nm和200nm之間的長度，在10nm和20nm之間的寬度，以及在10nm和40nm之間的厚度。

10.根據權利要求9所述的器件，其中，所述鰭狀襯底由50％的Ge組成，具有100nm的長度，10nm的寬度，以及位于所述至少兩個隔離部件上方10nm的高度。