[發明專利]用于晶圓可接受性測試的焊盤及其制造方法

在審

• 申請號: 201810065931.8
• 申請日: 2018-01-24
• 公開（公告）號: CN108281365A
• 公開（公告）日: 2018-07-13
• 發明（設計）人: 湯茂亮;柯天麒;姜鵬
• 申請（專利權）人: 德淮半導體有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 馬景輝

本公開涉及用于晶圓可接受性測試的焊盤及其制造方法。一種用于晶圓可接受性測試的焊盤，包括：半導體基底，具有至少一個二極管；以及位于所述半導體基底上方的至少一個金屬層，用于連接到所述半導體基底中的器件。其中，所述至少一個二極管串聯連接到所述至少一個金屬層中最接近所述半導體基底的金屬層。

技術領域

本公開涉及一種用于晶圓可接受性測試的焊盤及其制造方法。

背景技術

集成電路芯片是一種精密的半導體器件。在集成電路芯片的制造過程中，需要精確地控制各個處理步驟。但是，目前仍然無法確保晶圓上制備得到的所有芯片都是合格產品。因此，人們通常采用晶圓可接受性測試(Wafer Acceptance Test,WAT)來對晶圓上的芯片進行檢測，從而確定晶圓上的芯片的電學性能是否符合設計要求。

發明內容

根據本公開的第一方面，提供了一種用于晶圓可接受性測試的焊盤，包括：半導體基底，具有至少一個二極管；以及位于所述半導體基底上方的至少一個金屬層，用于連接到所述半導體基底中的器件；其中，所述至少一個二極管串聯連接到所述至少一個金屬層中最接近所述半導體基底的金屬層。

根據本公開的第二方面，提供了一種用于制造用于晶圓可接受性測試的焊盤的方法，包括：提供半導體基底，所述半導體基底的摻雜類型為第一摻雜類型；對所述半導體基底的第一區域進行摻雜處理，使得所述第一區域的摻雜類型為第二摻雜類型，從而形成至少一個二極管；在所述半導體基底上形成至少一個金屬層，使得所述至少一個金屬層連接到所述半導體基底中的器件；以及使所述至少一個二極管串聯連接到所述至少一個金屬層中最接近所述半導體基底的金屬層。

通過以下參照附圖對本公開的示例性實施例的詳細描述，本公開的其它特征及其優點將會變得清楚。

附圖說明

構成說明書的一部分的附圖描述了本公開的實施例，并且連同說明書一起用于解釋本公開的原理。

參照附圖，根據下面的詳細描述，可以更加清楚地理解本公開，其中：

圖1示出了用于晶圓可接受性測試的焊盤的俯視圖。

圖2A示出了現有技術中沿圖1的焊盤101的虛線AA’的剖面圖。

圖2B示出了圖2A所示的焊盤101中第一金屬層與地之間的寄生電容的等效電路的示意圖。

圖3A示出了根據本公開的一個實施例的用于晶圓可接受性測試的焊盤的結構的示意圖。

圖3B示出了圖3A所示的焊盤的寄生電容的等效電路的示意圖。

圖3C和圖3D示出了制造圖3A所示的用于晶圓可接受性測試的焊盤的過程。

圖4A示出了根據本公開的一個實施例的用于晶圓可接受性測試的焊盤的示意圖。

圖4B示出了圖4A的焊盤中第一金屬層與地之間的寄生電容的等效電路的示意圖。

圖5示出了根據本公開的一個實施例的用于晶圓可接受性測試的焊盤的示意圖。

圖6A示出了根據本公開的一個實施例的用于晶圓可接受性測試的焊盤的結構的示意圖。

圖6B示出了圖6A所示的焊盤中第一金屬層與地之間的寄生電容的等效電路的示意圖。

圖7示出了根據本公開的一個實施例的用于晶圓可接受性測試的焊盤的結構的示意圖。

圖8示出了根據本公開的一個實施例的制造用于晶圓可接受性測試的焊盤的方法的流程圖。