[發明專利]半導體器件及其制造方法

有效

• 申請號: 201810065539.3
• 申請日: 2013-11-04
• 公開（公告）號: CN108461457B
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 金田芳晴
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/495;H01L23/488;H01L21/48;H01L21/60
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 陳偉;王娟娟

1.一種半導體器件的制造方法，其特征在于，包括如下工序：

(a)工序，準備引線框架，其中，該引線框架包括具有上表面的芯片焊盤、和在所述芯片焊盤的側旁并列配置且分別在所述芯片焊盤側的前端具有導線接合部的多條引線；

(b)工序，在所述(a)工序后，將半導體芯片搭載到所述芯片焊盤的所述上表面，其中，該半導體芯片具有主面及在所述主面形成的多個電極焊盤；

(c)工序，在所述(b)工程后，通過第1導線將所述半導體芯片的所述多個電極焊盤中的第1電極焊盤和所述多條引線中的第1引線電連接，并通過第2導線將所述半導體芯片的所述多個電極焊盤中的第2電極焊盤和所述多條引線中的第2引線電連接，

還包括如下工序：

(a-1)工序，在所述(a)工序中，在所述多條引線各自的所述導線接合部帶狀地形成Ni鍍層；

(a-2)工序，在所述(a-1)工序后，在所述多條引線各自的形成有所述Ni鍍層的所述導線接合部的一部分帶狀地形成Ag鍍層，

所述多條引線各自的所述導線接合部包括配置在所述芯片焊盤側且在最表面實施有所述Ni鍍層的第2區域、和配置在比所述第2區域遠離所述芯片焊盤的位置且在最表面實施有所述Ag鍍層的第1區域，

所述第2引線的所述導線接合部的所述第2區域具有比所述第1引線的所述導線接合部的所述第2區域向接近所述芯片焊盤的方向延伸的延伸部，

在所述(c)工序中，使以Au為主成分的所述第1導線連接到所述第1引線的所述第1區域，使以Al為主成分的所述第2導線連接到所述第2引線的所述第2區域，而且在使所述第2導線電連接到所述第2引線的所述第2區域時，在通過夾持器按壓所述第2引線的所述導線接合部的所述第2區域的所述延伸部的狀態下進行連接。

2.如權利要求1所述的半導體器件的制造方法，其特征在于，

在所述多條引線各自的所述導線接合部的所述第1區域的最表面通過條紋電鍍實施有第1電鍍層，

在所述多條引線各自的所述導線接合部的所述第2區域的最表面通過條紋電鍍實施有第2電鍍層。

3.如權利要求1所述的半導體器件的制造方法，其特征在于，

所述第1引線的所述第2區域的俯視觀察下的面積大于所述第1引線的所述第1區域的俯視觀察下的面積，

所述第2引線的所述第2區域的俯視觀察下的面積大于所述第2引線的所述第1區域的俯視觀察下的面積。

4.如權利要求1所述的半導體器件的制造方法，其特征在于，

在所述第1引線的所述導線接合部的所述第2區域，沿著所述芯片焊盤的面向所述多條引線的一條邊所延伸的第1方向形成有槽，

所述第2引線的所述導線接合部的所述第2區域不具有沿著所述第1方向的所述槽。

5.如權利要求1所述的半導體器件的制造方法，其特征在于，

所述第2引線的所述導線接合部的俯視觀察下的面積大于所述第1引線的所述導線接合部的俯視觀察下的面積。

6.如權利要求5所述的半導體器件的制造方法，其特征在于，

所述第1引線的所述導線接合部的所述第2區域的俯視觀察下的面積大于所述第1引線的所述導線接合部的所述第1區域的俯視觀察下的面積。

7.如權利要求5所述的半導體器件的制造方法，其特征在于，

所述第2引線的所述導線接合部的所述第2區域的俯視觀察下的面積大于所述第2引線的所述導線接合部的所述第1區域的俯視觀察下的面積。

8.如權利要求1所述的半導體器件的制造方法，其特征在于，

所述半導體器件還具有用樹脂將所述第1導線、所述第2導線、所述芯片焊盤的一部分、所述半導體芯片、以及所述多條引線的一部分封固的封固體，

所述封固體具有與所述芯片焊盤的面向所述多條引線的一條邊相對的側面，

所述多條引線各自的一部分自所述側面露出，

在與所述一條邊的延伸方向正交的方向上，所述第2引線的長度大于所述第1引線的長度。