[發明專利]半導體元件的精細島狀圖案形成方法

有效

• 申請號: 201810062075.0
• 申請日: 2018-01-23
• 公開（公告）號: CN109427560B
• 公開（公告）日: 2020-09-04
• 發明（設計）人: 施江林;施信益
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L21/033
• 分類號: H01L21/033
• 代理公司: 北京中譽威圣知識產權代理有限公司 11279
• 代理人: 席勇;周勇

本發明公開了一種半導體元件的精細島狀圖案形成方法，其包含：在基材上的硬遮罩層上形成多個第一遮罩柱；在硬遮罩層上方形成上緩沖遮罩層以覆蓋第一遮罩柱；通過至少一個圖案化工藝在硬遮罩層上形成多個第一線性圖案各沿著第一方向延伸、多個第二線性圖案各沿著第二方向延伸以及多個第三線性圖案各沿著第三方向延伸；蝕刻上緩沖遮罩層以在硬遮罩層上形成多個第二遮罩柱；蝕刻硬遮罩層由第一遮罩柱與第二遮罩柱所暴露出的暴露部位直至基材的部位被蝕刻；以及移除第一遮罩柱、第二遮罩柱與硬遮罩層的殘留部位。借此，可有效地形成具有小于微影工藝的最小解析度的節距或直徑的精細島狀圖案。

技術領域

本發明是有關于一種半導體元件的精細島狀圖案形成方法。

背景技術

隨著半導體元件的整合度的增加，用于形成具有小于微影工藝的最小解析度的間距或直徑的精細島狀圖案的各種雙重圖案化技術(Double PatterningTechniques,DPT)已被發展出。

一般來說，有兩種主要的雙重圖案化技術：LELE(Litho-Etch-Litho-Etch)雙重圖案化技術和自對準雙重圖案化(Self-Aligned Double Patterning,SADP)技術。在過程開發和設計流程實施方面，LELE雙重圖案化技術比SADP技術成熟得多，而SADP技術具有比LELE雙重圖案化技術更強的擴展潛力，因為其尖端-尖端(tip-tip)和尖端-側(tip-side)的設計規則較小，以及其內在的自對準屬性。

發明內容

有鑒于此，本發明的目的在于提出一種半導體元件的精細島狀圖案形成方法，此方法可有效地形成具有小于微影工藝的最小解析度的節距或直徑的精細島狀圖案。

為了達到上述目的，依據本發明的一實施方式，一種半導體元件的精細島狀圖案形成方法包含：在基材上的硬遮罩層上形成多個第一遮罩柱；在硬遮罩層上方形成上緩沖遮罩層以覆蓋第一遮罩柱；通過至少一個圖案化工藝在硬遮罩層上形成多個第一線性圖案各沿著第一方向延伸、多個第二線性圖案各沿著第二方向延伸以及多個第三線性圖案各沿著第三方向延伸；蝕刻上緩沖遮罩層以在硬遮罩層上形成多個第二遮罩柱；蝕刻硬遮罩層由第一遮罩柱與第二遮罩柱所暴露出的暴露部位直至基材的部位被蝕刻；以及移除第一遮罩柱、第二遮罩柱與硬遮罩層的殘留部位。

在一個或多個實施方式中，前述的第一線性圖案中的一個、第二線性圖案中的一個與第三線性圖案中的一個的路口的垂直投影與第一遮罩柱中的一個對應者對齊。

在一個或多個實施方式中，前述形成第一遮罩柱的步驟包含：基于由分別平行于第一方向與第二方向的第一維度以及第二維度所構成的陣列形成第一遮罩柱。

在一個或多個實施方式中，前述形成第一遮罩柱的步驟包含：基于陣列等距地形成第一遮罩柱。

在一個或多個實施方式中，前述的第一方向與第二方向之間的角度為約60度。第一方向與第三方向之間的角度為約60度。第二方向與第三方向之間的角度為約60度。

在一個或多個實施方式中，前述的第一線性圖案中的一個的寬度、第二線性圖案中的一個的寬度與第三線性圖案中的一個的寬度實質上相等。

在一個或多個實施方式中，前述的第一遮罩柱中的一個的寬度實質上與第一線性圖案中的一個的寬度、第二線性圖案中的一個的寬度與第三線性圖案中的一個的寬度中的至少一個相等。

在一個或多個實施方式中，前述形成第一遮罩柱的步驟包含：在硬遮罩層上形成下緩沖遮罩層；在下緩沖遮罩層形成多個通孔；以遮罩材料填充通孔，以形成第一遮罩柱；以及移除下緩沖遮罩層。

在一個或多個實施方式中，前述的半導體元件的精細島狀圖案形成方法進一步包含：在填充的步驟之前于通孔的內壁上形成第一間隔物。