[發明專利]半導體元件及其形成方法

有效

• 申請號: 201810061638.4
• 申請日: 2018-01-23
• 公開（公告）號: CN109216520B
• 公開（公告）日: 2020-06-23
• 發明（設計）人: 黃彥綸;劉嘉哲;林嫚萱
• 申請（專利權）人: 環球晶圓股份有限公司
• 主分類號: H01L33/12
• 分類號: H01L33/12;H01L33/00
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 吳志紅;臧建明

本發明提供一種半導體元件及其形成方法，所述半導體元件包括：基板、半導體層以及緩沖結構。半導體層位于基板上。緩沖結構位于基板與半導體層之間。緩沖結構包括多個第一層與多個第二層。第一層與第二層是以等間距的方式或非等間距的方式交替堆疊。

技術領域

本發明涉及一種集成電路及其形成方法，尤其涉及一種具有緩沖結構的半導體元件及其形成方法。

背景技術

一般而言，在異質基板(例如諸如藍寶石基板、SiC基板等類似基板)上形成III族氮化物半導體層的半導體結構已廣泛地應用在發光元件上。

然而，由于硅基板與III族氮化物半導體層之間的晶格失配(lattice mismatch)與熱膨脹系數的差異，其容易導致硅基板變形并使得III族氮化物半導體層產生裂紋(crack)等問題。此外，硅基板中的硅元素也容易擴散至III族氮化物半導體層中，以與III族氮化物的金屬(例如鎵)形成共熔金屬(eutectic metal)，進而導致回熔(melt-back)現象，而造成基板平整度及磊晶品質受到破壞，目前業界多采用在III族半導體層與硅基板之間插入一氮化鋁(AlN)層，用以避免回熔蝕刻的發生。

現有通過緩沖層的設置用以降低半導體層與基板之間的晶格系數差異，或是用以使異質磊晶所產生的應力釋放出來，進而提高磊晶的晶體品質，故緩沖層的厚度對磊晶層品質有正向關系。然而過厚的緩沖層雖能提高晶體品質，但也因為硅基板與III族氮化物磊晶半導體層之間的熱膨脹系數差異，導至基板翹曲(Bow)的發生。故現今技術缺乏一種兼具晶體品質與基板翹曲的緩沖層設計方法及其結構。

發明內容

本發明提供一種具有緩沖結構的半導體元件及其形成方法，其可降低硅基板與III族氮化物半導體層之間的晶格失配與熱膨脹系數的差異，進而避免硅基板變形并減少III族氮化物半導體層產生裂紋的問題。

本發明提供一種具有緩沖結構的半導體元件及其形成方法，其可降低III族氮化物半導體層的磊晶應力，并增加III族氮化物半導體層的磊晶厚度，進而提升半導體元件的崩潰電壓(breakdown voltage)。

本發明提供一種半導體元件，包括：基板、半導體層以及緩沖結構。半導體層位于基板上。緩沖結構位于基板與半導體層之間。緩沖結構包括多個第一層與多個第二層。第一層與第二層交替堆疊。第一層的層數大于或等于56，且半導體元件的彎曲程度小于10微米。

在本發明的一實施例中，當上述第一層與上述第二層是以等間距的方式交替堆疊時，以上述緩沖結構的總厚度計，上述第一層的厚度總合介于17％至21％之間。

在本發明的一實施例中，上述第一層的層數介于56至70之間。

在本發明的一實施例中，上述緩沖結構具有一底區、一中間區，以及一頂區，當上述第一層與上述第二層是以非等間距的方式交替堆疊時，上述底區的上述第一層的層數等于上述頂區的上述第一層的層數，且所述底區的所述第一層的層數大于上述中間區的上述第一層的層數。以所述緩沖結構的總厚度計，所述第一層的厚度總合小于20％。

在本發明的一實施例中，上述緩沖結構具有底區、中間區以及頂區，當上述第一層與上述第二層是以非等間距的方式交替堆疊時，上述頂區的上述第一層的層數大于上述底區的上述第一層的層數，且所述底區的所述第一層的層數等于上述中間區的上述第一層的層數。以所述緩沖結構的總厚度計，所述第一層的厚度總合小于20％。

在本發明的一實施例中，上述第一層包括AlN。第二層包括Al_xGa_1-xN，0≦X≦1。第二層的Al含量(也就是X值)從基板朝向半導體層的方向漸變。

在本發明的一實施例中，上述半導體元件還包括成核層(nucleation layer)位于基板與緩沖結構之間。