[發明專利]半導體元件及其形成方法

有效

• 申請號: 201810061638.4
• 申請日: 2018-01-23
• 公開（公告）號: CN109216520B
• 公開（公告）日: 2020-06-23
• 發明（設計）人: 黃彥綸;劉嘉哲;林嫚萱
• 申請（專利權）人: 環球晶圓股份有限公司
• 主分類號: H01L33/12
• 分類號: H01L33/12;H01L33/00
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 吳志紅;臧建明

1.一種半導體元件，其特征在于，包括：

基板；

半導體層，位于所述基板上；以及

緩沖結構位于所述基板與所述半導體層之間，所述緩沖結構包括多個第一層與多個第二層，所述多個第一層與所述多個第二層交替堆疊，其中所述多個第一層的層數大于或等于56，且所述半導體元件的彎曲程度小于10微米，其中最底區的第二層的Al含量高于最頂區的第二層的Al含量，且所述多個第二層的Al含量從所述基板朝向所述半導體層的方向漸減，其中所述第二層的Al含量漸減的方式包括連續漸變、不連續漸變或其組合。

2.根據權利要求1所述的半導體元件，其中當所述多個第一層與所述多個第二層是以等間距的方式交替堆疊時，以所述緩沖結構的總厚度計，所述多個第一層的厚度總合介于17％至21％之間。

3.根據權利要求1所述的半導體元件，其中所述多個第一層的層數介于56至70之間。

4.根據權利要求1所述的半導體元件，其中所述緩沖結構具有底區、中間區，以及頂區，當所述多個第一層與所述多個第二層是以非等間距的方式交替堆疊，所述底區的所述多個第一層的層數等于所述頂區的所述多個第一層的層數，且所述底區的所述多個第一層的層數大于所述中間區的所述多個第一層的層數，

其中以所述緩沖結構的總厚度計，所述多個第一層的厚度總合小于20％。

5.根據權利要求1所述的半導體元件，其中所述緩沖結構具有底區、中間區，以及頂區，當所述多個第一層與所述多個第二層是以非等間距的方式交替堆疊，所述頂區的所述多個第一層的層數大于所述底區的所述多個第一層的層數，且所述底區的所述多個第一層的層數等于所述中間區的所述多個第一層的層數，

其中以所述緩沖結構的總厚度計，所述多個第一層的厚度總合小于20％。

6.根據權利要求1所述的半導體元件，其中所述多個第一層包括AlN，所述多個第二層包括Al_xGa_1-xN，0≦X≦1，所述多個第二層的Al含量從所述基板朝向所述半導體層的方向漸變。

7.根據權利要求1所述的半導體元件，還包括成核層位于所述基板與所述緩沖結構之間。

8.一種半導體元件的形成方法，其特征在于，包括：

提供基板；

在所述基板上形成半導體層；以及

在所述基板與所述半導體層之間形成緩沖結構，所述緩沖結構包括多個第一層與多個第二層，所述多個第一層與所述多個第二層交替堆疊，其中所述多個第一層的層數大于或等于56，且所述半導體元件的彎曲程度小于10微米，其中最底區的第二層的Al含量高于最頂區的第二層的Al含量，且所述多個第二層的Al含量從所述基板朝向所述半導體層的方向漸減，其中所述第二層的Al含量漸減的方式包括連續漸變、不連續漸變或其組合。

9.根據權利要求8所述的半導體元件的形成方法，當所述多個第一層與所述多個第二層是以等間距的方式交替堆疊，以所述緩沖結構的總厚度計，所述多個第一層的厚度總合介于17％至21％之間。

10.根據權利要求8所述的半導體元件的形成方法，其中所述多個第一層的層數介于56至70之間。

11.根據權利要求8所述的半導體元件的形成方法，其中所述緩沖結構具有底區、中間區，以及頂區，當所述多個第一層與所述多個第二層是以非等間距的方式交替堆疊，所述底區的所述多個第一層的層數等于所述頂區的所述多個第一層的層數，且所述底區的所述多個第一層的層數大于所述中間區的所述多個第一層的層數，

其中以所述緩沖結構的總厚度計，所述多個第一層的厚度總合小于20％。

12.根據權利要求8所述的半導體元件的形成方法，其中所述緩沖結構具有底區、中間區，以及頂區，當所述多個第一層與所述多個第二層是以非等間距的方式交替堆疊，所述頂區的所述多個第一層的層數大于所述底區的所述多個第一層的層數，且所述底區的所述多個第一層的層數等于所述中間區的所述多個第一層的層數，

其中以所述緩沖結構的總厚度計，所述多個第一層的厚度總合小于20％。