[發(fā)明專利]一種部分譯碼的極化碼串行抵消譯碼電路及其方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810060361.3
• 申請(qǐng)日: 2018-01-22
• 公開（公告）號(hào): CN108173624B
• 公開（公告）日: 2020-08-07
• 發(fā)明（設(shè)計(jì)）人: 杜高明;胡國慶;林青;張多利;宋宇鯤;王曉蕾;尹勇生
• 申請(qǐng)（專利權(quán)）人: 合肥工業(yè)大學(xué);合肥工大先行微電子技術(shù)有限公司
• 主分類號(hào): H04L1/00
• 分類號(hào): H04L1/00;H03M13/13
• 代理公司: 安徽省合肥新安專利代理有限責(zé)任公司 34101
• 代理人: 陸麗莉;何梅生

本發(fā)明公開了一種部分譯碼的極化碼串行抵消譯碼電路及其方法，其特征是包括：二進(jìn)制相移鍵控調(diào)制模塊、似然比計(jì)算模塊、比特硬判決模塊；所述二進(jìn)制相移鍵控調(diào)制模塊根據(jù)接收序列產(chǎn)生初始似然比；所述似然比計(jì)算模塊包括個(gè)計(jì)算階段依次遞歸連接，所述比特硬判決模塊根據(jù)最后階段輸出的一對(duì)似然比進(jìn)行符號(hào)判決輸出譯碼結(jié)果。本發(fā)明只對(duì)相鄰信道至少有一位信息比特進(jìn)行成對(duì)譯碼，縮短譯碼周期的同時(shí)能夠有效地減少似然比計(jì)算單元的數(shù)目以及降低開啟次數(shù)，進(jìn)而降低譯碼器的整體功耗，最終使整個(gè)譯碼器可以達(dá)到快速低功耗的目的。

技術(shù)領(lǐng)域

本發(fā)明屬于網(wǎng)絡(luò)通信技術(shù)領(lǐng)域，尤其涉及一種部分譯碼的極化碼串行抵消譯碼電路及方法。

背景技術(shù)

極化碼(Polar Code)是目前編碼領(lǐng)域最新，同時(shí)也是最受關(guān)注的一種編碼方式，它的提出是編碼領(lǐng)域的重大突破，它是基于信道極化理論提出的。極化碼具有確定性的構(gòu)造方法，并且是已知的唯一一種能夠被嚴(yán)格證明“達(dá)到”信道容量的信道編碼方法。相比于其他編碼方式，更低的復(fù)雜度以及能夠達(dá)到香弄極限的糾錯(cuò)性能，都將使極化碼作為下一代數(shù)字通信和存儲(chǔ)領(lǐng)域中糾錯(cuò)方案的重要候選。

現(xiàn)有技術(shù)中，極化碼串行抵消譯碼電路的譯碼速度與功耗已經(jīng)得到明顯地改善，基本上都需要對(duì)相鄰信道皆為固定比特進(jìn)行成對(duì)譯碼，這樣就會(huì)帶來似然比計(jì)算單元的冗余計(jì)算，增加功耗不說，同時(shí)還會(huì)帶來譯碼延遲，降低數(shù)據(jù)吞吐率，同時(shí)還會(huì)增加硬件開銷，且傳統(tǒng)的串行抵消譯碼算法，完成一次譯碼需要2N-2個(gè)譯碼周期，在一些通信實(shí)時(shí)性要求比較高的場(chǎng)合就不在適用。目前大多數(shù)的極化碼串行抵消譯碼算法主要聚焦在如何加快譯碼速度，提高數(shù)據(jù)的吞吐率或者如何降低功耗方面，而較少關(guān)注兩者的權(quán)衡對(duì)整個(gè)譯碼器的性能影響。劉星，張川等人在2013，IEEE international Conference DSP(DigitalSignal Processing)發(fā)表的“A Stage-Reduced Low-Latency Successive CancellationDecoder for Polar Codes”的譯碼電路，是目前串行抵消譯碼算法中比較簡單和快速的電路，在這篇文章提出似然比計(jì)算的降階處理，在很大程度上改善了譯碼延遲，將譯碼周期由傳統(tǒng)的2N-2降低為N-2，數(shù)據(jù)的吞吐率增加了一倍；但是仍然存在以下問題：(1)似然比計(jì)算單元存在冗余計(jì)算問題，計(jì)算量偏大，致使功耗增加；(2)似然比降階的串行抵消譯碼算法的譯碼周期還有降低的空間，周期冗余降低了數(shù)據(jù)的吞吐率。

發(fā)明內(nèi)容

本發(fā)明為克服現(xiàn)有極化碼串行抵消譯碼算法沒有將譯碼速度與功耗的統(tǒng)一問題，提出一種部分譯碼的極化碼串行抵消譯碼電路及其方法，旨在加快譯碼速度，提高數(shù)據(jù)的吞吐能力，減少硬件開銷，避免似然比計(jì)算單元的冗余計(jì)算，降低功耗，進(jìn)而優(yōu)化整個(gè)極化碼串行譯碼器的整體譯碼性能。

本發(fā)明為達(dá)到上述目的所采用的技術(shù)方案是：

本發(fā)明一種部分譯碼的極化碼串行抵消譯碼電路的特點(diǎn)包括：二進(jìn)制相移鍵控調(diào)制模塊、似然比計(jì)算模塊和比特硬判決模塊；

根據(jù)信道極化理論，得到傳輸信道中固定比特位和信息比特位；所述二進(jìn)制相移鍵控調(diào)制模塊接收所述傳輸信道中的編碼序列{X₁,X₂,…,X_i,…,X_N}計(jì)算出各個(gè)碼字的初始似然比其中，X_i表示第i個(gè)編碼，y_i表示第i個(gè)信道，表示第i個(gè)編碼X_i的初始似然比，N為極化碼的碼長，i＝1,2,…,N；

所述似然比計(jì)算模塊接收所述初始似然比并在前階段經(jīng)遞歸計(jì)算得到第階段的兩對(duì)似然比；判斷第階段的任意一對(duì)似然比是否在固定比特位傳輸，若是，則在第階段不對(duì)相應(yīng)的似然比進(jìn)行計(jì)算，直接輸出固定比特；否則，在第階段對(duì)相應(yīng)的似然比進(jìn)行計(jì)算，得到第階段的一對(duì)似然比并輸出給所述比特硬判決模塊；

所述比特硬判決模塊接收所述一對(duì)似然比并進(jìn)行符號(hào)判決后輸出譯碼比特；同時(shí)，所述似然比計(jì)算模塊接收所述比特硬判決模塊反饋的譯碼比特用于似然比的計(jì)算。