[發(fā)明專利]一種部分譯碼的極化碼串行抵消譯碼電路及其方法有效
| 申請(qǐng)?zhí)枺?/td> | 201810060361.3 | 申請(qǐng)日: | 2018-01-22 |
| 公開(公告)號(hào): | CN108173624B | 公開(公告)日: | 2020-08-07 |
| 發(fā)明(設(shè)計(jì))人: | 杜高明;胡國慶;林青;張多利;宋宇鯤;王曉蕾;尹勇生 | 申請(qǐng)(專利權(quán))人: | 合肥工業(yè)大學(xué);合肥工大先行微電子技術(shù)有限公司 |
| 主分類號(hào): | H04L1/00 | 分類號(hào): | H04L1/00;H03M13/13 |
| 代理公司: | 安徽省合肥新安專利代理有限責(zé)任公司 34101 | 代理人: | 陸麗莉;何梅生 |
| 地址: | 230009 安*** | 國省代碼: | 安徽;34 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 部分 譯碼 極化 串行 抵消 電路 及其 方法 | ||
1.一種部分譯碼的極化碼串行抵消譯碼電路,其特征包括:二進(jìn)制相移鍵控調(diào)制模塊、似然比計(jì)算模塊和比特硬判決模塊;
根據(jù)信道極化理論,得到傳輸信道中固定比特位和信息比特位;所述二進(jìn)制相移鍵控調(diào)制模塊接收所述傳輸信道中的編碼序列{X1,X2,…,Xi,…,XN}計(jì)算出各個(gè)碼字的初始似然比其中,Xi表示第i個(gè)編碼,yi表示第i個(gè)信道,表示第i個(gè)編碼Xi的初始似然比,N為極化碼的碼長(zhǎng),i=1,2,…,N;
所述似然比計(jì)算模塊接收所述初始似然比并在前階段經(jīng)遞歸計(jì)算得到第階段的兩對(duì)似然比;判斷第階段的任意一對(duì)似然比是否在固定比特位傳輸,若是,則在第階段不對(duì)相應(yīng)的似然比進(jìn)行計(jì)算,直接輸出固定比特;否則,在第階段對(duì)相應(yīng)的似然比進(jìn)行計(jì)算,得到第階段的一對(duì)似然比并輸出給所述比特硬判決模塊;
所述比特硬判決模塊接收所述一對(duì)似然比并進(jìn)行符號(hào)判決后輸出譯碼比特;同時(shí),所述似然比計(jì)算模塊接收所述比特硬判決模塊反饋的譯碼比特用于似然比的計(jì)算。
2.一種部分譯碼的極化碼串行抵消譯碼方法,其特征是按如下步驟進(jìn)行:
步驟1、根據(jù)信道極化理論,得到傳輸信道中固定比特位和信息比特位;
步驟2、對(duì)所述傳輸信道中的編碼序列{X1,X2,…,Xi,…,XN}進(jìn)行調(diào)制并添加加性高斯白噪聲后,得到接收序列{y1,y2,…,yi,…,yN};再根據(jù)所述接收序列{y1,y2,…,yi,…,yN},利用式(1)得到初始似然比
式(1)中,δ2為方差,yi為第i個(gè)編碼Xi受干擾后的碼字,表示第i個(gè)編碼Xi的初始似然比,i=1,2,…,N,N為極化碼的碼長(zhǎng);
步驟3、在前階段對(duì)所述初始似然比進(jìn)行遞歸計(jì)算得到當(dāng)前周期下第階段的兩對(duì)似然比;
步驟4、判斷第階段的任意一對(duì)似然比是否在固定比特位傳輸,若是,則在第階段不對(duì)相應(yīng)的似然比進(jìn)行計(jì)算,直接輸出固定比特;否則,在第階段對(duì)相應(yīng)的似然比進(jìn)行計(jì)算,得到第階段的一對(duì)似然比后,執(zhí)行步驟5;
步驟5、對(duì)所述一對(duì)似然比進(jìn)行符號(hào)判決處理,得到當(dāng)前周期下的譯碼比特;
步驟6、將所述譯碼比特反饋到步驟3中,用于下一個(gè)周期似然比的計(jì)算。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于合肥工業(yè)大學(xué);合肥工大先行微電子技術(shù)有限公司,未經(jīng)合肥工業(yè)大學(xué);合肥工大先行微電子技術(shù)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810060361.3/1.html,轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
- 串行式內(nèi)存的直接執(zhí)行系統(tǒng)及方法
- 模塊化對(duì)象串行化體系結(jié)構(gòu)
- 用于高速數(shù)據(jù)輸入/輸出的半導(dǎo)體存儲(chǔ)器件
- 對(duì)串行信號(hào)進(jìn)行測(cè)試的數(shù)據(jù)處理設(shè)備及方法
- 一種串行總線式條碼解碼芯片以及條碼解碼裝置
- 一種串行總線式條碼解碼芯片以及條碼解碼裝置
- 通用串行總線主機(jī)、設(shè)備及信息傳輸方法
- 串行閃存控制器、串行閃存及其執(zhí)行的方法
- 一種微控制器的串行接口與仿真調(diào)試接口復(fù)用方法及裝置
- 信號(hào)傳輸系統(tǒng)





