[發明專利]一種防止BMC頻繁復位的參數模塊化實現方法及系統

在審

• 申請號: 201810059029.5
• 申請日: 2018-01-22
• 公開（公告）號: CN108376027A
• 公開（公告）日: 2018-08-07
• 發明（設計）人: 季冬冬
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F1/24
• 分類號: G06F1/24
• 代理公司: 濟南信達專利事務所有限公司 37100
• 代理人: 闞恭勇

1.一種防止BMC頻繁復位的參數模塊化實現方法，其特征在于，

通過CPLD-FPGA首先對BMC復位鍵信號進行去抖操作，這一去抖信號并行輸出到BMC的SRST#輸入端進行BMC的復位操作；

在輸出BMC復位信號的同時，會并行觸發計時器進行計時，其中，計時器是通過累加器實現的；

當未達到規定的計時時間時，此時CPLD-FPGA不再響應由按鍵進行的BMC復位操作；只有在達到計時時間后，CPLD-FPGA才重新監視復位操作，從而進行BMC的復位請求。

2.一種防止BMC頻繁復位的參數模塊化實現系統，其特征在于，包括

“RST_BTN#”是按鍵輸入信號，對應服務器中的BMC復位請求按鍵，將該信號通過布線作為CPLD-FPGA的輸入信號；

“CPLD-FPGA”是服務器中的邏輯控制芯片，“BMC按鍵復位控制模塊”就是在該芯片中通過Verilog硬件描述語言編程實現的；

“SRST#”是服務器上的復位輸入信號，通過布線連接CPLD-FPGA輸出端，實現BMC的復位請求。

3.根據權利要求2所述的系統，其特征在于，

具體工作流程是：

首先通過高速時鐘實時監測“RST_BTN#”復位信號的下降沿；當CPLD-FPGA檢測到“RST_BTN#”復位請求時，CPLD-FPGA首先對該信號進行去抖操作，這一操作一方面是防止按鍵操作誤觸發，另一方面保證信號穩定性，保證信號穩定后才觸發下一個動作；經過去抖操作的BMC復位信號會輸入“BMC按鍵復位控制模塊”，下面會并行進行兩個操作，

1）基于參數化的BMC復位信號有效時長信號輸出設定時長的BMC復位信號至BMC的“SRST#”引腳引起BMC的復位操作，信號有效時長是由BMC決定的；

2）同時并行的通過計時器進行計時操作，當未達到規定的計時時間時，此時CPLD-FPGA不再響應由按鍵進行的BMC復位操作，兩次復位按鍵時間間隔也是通過參數化實現的，保證在規定時間內BMC不再響應復位請求操作。

4.根據權利要求3所述的系統，其特征在于，

“BMC按鍵復位控制模塊”是在CPLD-FPGA中通過Verilog硬件描述語言編程實現的。

5.根據權利要求4所述的系統，其特征在于，

在BMC按鍵復位控制模塊結構中，

“i_CLK”與“i_RST”分別是時鐘輸入信號與復位信號，作為BMC按鍵復位模塊內部的時鐘驅動源與復位驅動源，與CPLD-FPGA頂層的時鐘信號與復位信號相連接；

“i_Debounce_BMC_RESET”是去抖后的 BMC復位信號，連接頂層經過去抖模塊處理的BMC復位信號，同時作為BMC復位控制模塊中邊沿檢測模塊的輸入信號；當邊沿檢測模塊檢測到有BMC復位請求信號時，會使能“Out_flag”與“Period_flag”,這兩個信號會分別并行觸發輸出有效時長控制模塊與兩次按鍵時間間隔控制模塊；

輸出控制模塊參考“HOLD_PULSE”輸出有效時長的BMC復位信號，即“o_BMC_RESET”信號；

兩次按鍵時間間隔控制模塊參考“PRESS_PERIOD”反饋“Period_feedback”至邊沿檢測模塊，控制兩次BMC復位按鍵的時間間隔。