[發(fā)明專利]具有改善的電力輸送的嵌入式多管芯互連橋

在審

• 申請?zhí)枺?/td>: 201810058578.0
• 申請日: 2018-01-22
• 公開（公告）號: CN108461478A
• 公開（公告）日: 2018-08-28
• 發(fā)明（設(shè)計）人: H·劉;K·S·吳
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/48;H01L25/18;H01L21/60
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 林金朝;王英

1.一種集成電路封裝，包括：

封裝基底；以及

安裝在所述封裝基底上的集成電路管芯，其中，所述封裝基底包括：

嵌入在所述封裝基底內(nèi)的硅管芯，其中，所述硅管芯具有面對所述集成電路管芯的正面和與所述正面相對的背面；以及

從所述硅管芯的所述背面電耦合至所述硅管芯的導(dǎo)電路徑。

2.根據(jù)權(quán)利要求1所述的集成電路封裝，其中，所述導(dǎo)電路徑向所述硅管芯供應(yīng)電力。

3.根據(jù)權(quán)利要求1所述的集成電路封裝，還包括：

安裝在所述封裝基底上并且通過所述硅管芯與所述集成電路管芯進(jìn)行通信的附加集成電路管芯。

4.根據(jù)權(quán)利要求1所述的集成電路封裝，其中，所述封裝基底還包括：

導(dǎo)電層，在所述導(dǎo)電層上安裝所述硅管芯，其中，所述導(dǎo)電路徑連接至所述導(dǎo)電層。

5.根據(jù)權(quán)利要求4所述的集成電路封裝，其中，所述封裝基底還包括：

介入在所述硅管芯與所述導(dǎo)電層之間的圖案化的粘合層。

6.根據(jù)權(quán)利要求5所述的集成電路封裝，其中，所述封裝基底還包括：

形成在所述硅管芯的所述背面并且被所述圖案化的粘合層圍繞的導(dǎo)電焊盤。

7.根據(jù)權(quán)利要求6所述的集成電路封裝，其中，所述硅管芯包括：

導(dǎo)電布線跡線；以及

耦合在所述導(dǎo)電布線跡線與所述導(dǎo)電焊盤之間的微過孔。

8.根據(jù)權(quán)利要求4所述的集成電路封裝，其中，所述導(dǎo)電層包括相互電隔離的多個導(dǎo)電區(qū)域。

9.根據(jù)權(quán)利要求8所述的集成電路封裝，其中，所述多個導(dǎo)電區(qū)域包括被偏置到不同的電壓電平的至少兩個導(dǎo)電區(qū)域。

10.根據(jù)權(quán)利要求1所述的集成電路封裝，其中，所述硅管芯包括：

從所述硅管芯的所述背面延伸至所述硅管芯的所述正面的多個穿硅過孔。

11.一種用于制造集成電路封裝的方法，包括：

形成第一電介質(zhì)層；

穿過所述第一電介質(zhì)層形成過孔；

在所述第一電介質(zhì)層上形成與所述過孔直接物理接觸的導(dǎo)電層；

將硅管芯安裝在所述導(dǎo)電層上；以及

形成覆蓋所述硅管芯的附加電介質(zhì)層。

12.根據(jù)權(quán)利要求11所述的方法，還包括：

將第一集成電路管芯安裝在所述附加電介質(zhì)層上；以及

將第二集成電路管芯安裝在所述附加電介質(zhì)層上，其中，所述硅管芯包括將所述第一集成電路管芯耦合至所述第二集成電路管芯的導(dǎo)電布線跡線。

13.根據(jù)權(quán)利要求11所述的方法，還包括：

在形成所述附加電介質(zhì)層之前，在所述第一電介質(zhì)層上形成第二電介質(zhì)層；

在所述第二電介質(zhì)層中形成直接處于所述導(dǎo)電層之上的腔，其中，將所述硅管芯安裝在所述導(dǎo)電層上包括將所述硅管芯插入到所述腔中。

14.根據(jù)權(quán)利要求11所述的方法，還包括：

在所述硅管芯與所述導(dǎo)電層之間形成圖案化的粘合層，其中，所述圖案化的粘合層具有多個開口。

15.根據(jù)權(quán)利要求11所述的方法，其中，形成所述導(dǎo)電層包括形成相互電隔離的多個導(dǎo)電區(qū)域。

16.一種電路，包括：

包括嵌入的硅管芯的封裝基底；

安裝在所述封裝基底上的第一集成電路管芯；以及

安裝在所述封裝基底上的第二集成電路管芯，其中，所述硅管芯具有面對所述第一集成電路管芯和所述第二集成電路管芯的正面以及與所述正面相對的背面，并且其中，所述硅管芯從其背面接收電力。