[發明專利]一種有效抑制雙極性電流的雙柵隧穿場效應晶體管

有效

• 申請號: 201810058240.5
• 申請日: 2018-01-22
• 公開（公告）號: CN108389896B
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 謝倩;劉明軍;王政
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/08
• 分類號: H01L29/08;H01L29/10;H01L29/739
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 吳姍霖

一種有效抑制雙極性電流的雙柵隧穿場效應晶體管，屬于半導體器件技術領域。本發明提供的雙柵隧穿場效應晶體管中，第一溝道區氧化層覆蓋溝道區上表面部分區域，第二溝道區氧化層覆蓋溝道區下表面部分區域，第一漏區氧化層覆蓋在溝道區中未被第一溝道區氧化層覆蓋的溝道區上表面和部分漏區上表面，第二漏區氧化層覆蓋在溝道區中未被第二溝道區氧化層覆蓋的溝道區下表面和部分漏區下表面，且第一漏區氧化層的厚度大于第一溝道區氧化層，第二漏區氧化層的厚度大于第二溝道區氧化層。該雙柵隧穿場效應晶體管在不影響器件的開態電流的前提下，有效地抑制了器件的雙極性電流，保證器件具有較好的開關特性，可應用于大規模集成電路中。

技術領域

本發明屬于半導體器件技術領域，涉及一種雙柵隧穿場效應晶體管，具體涉及一種能夠有效抑制雙極性電流的雙柵隧穿場效應晶體管。

背景技術

隨著微電子工藝的進步，器件的特征尺寸越來越小，對功耗的要求也越來越高。但是目前，電路中普遍采用的MOS晶體管由于漂移擴散的物理機制的限制，其亞閾值擺幅在常溫下始終不能低于60mV/dec，無法隨著器件的小型化而同步減小，漏致勢壘降低、帶帶隧穿等效應會使得器件的關態泄露電流不斷增大，增加了器件的功耗。

為了降低器件的功耗，研發具有超陡峭亞閾值斜率的器件結構已成為研究工作者的關注焦點。隧穿場效應晶體管(TFET)不同于傳統的MOSFET，其源漏摻雜類型相反，利用柵極控制反向偏置的PIN結的帶帶隧穿實現導通，克服了傳統MOSFET亞閾值斜率60mV/dec的限制，有效減小了器件的功耗。

目前，雙柵隧穿場效應晶體管的結構如圖2所示，其泄漏電流比較大，存在雙極性問題，特別是在短溝道的情況下，泄漏電流惡化嚴重。對于N型雙柵TFET，當器件處于關態時，隨著柵電壓的減小，漏極電流也逐漸增大，嚴重影響了器件的關斷特性。這主要是因為當柵源電壓小于0時，溝道區和漏區之間也會發生帶帶隧穿，且帶帶隧穿幾率隨著柵電壓的減小而增大，最終導致漏極電流很大，影響器件的關斷特性。

發明內容

本發明針對背景技術存在的缺陷，提出了一種有效抑制雙極性電流的雙柵隧穿場效應晶體管。本發明隧穿場效應晶體管在不影響器件的正向導通電流的前提下，有效抑制了器件的雙極性電流，保證器件具有較好的開關特性，可應用于大規模集成電路中。

本發明的技術方案如下：

一種有效抑制雙極性電流的雙柵隧穿場效應晶體管，包括源區110、溝道區111、漏區112、第一溝道區氧化層113、第二溝道區氧化層115、第一漏區氧化層114、第二漏區氧化層116、頂部柵電極117、底部柵電極118、源電極119和漏電極120，所述第一溝道區氧化層覆蓋溝道區上表面部分區域，第二溝道區氧化層覆蓋溝道區下表面部分區域，第一漏區氧化層覆蓋在溝道區中未被第一溝道區氧化層覆蓋的溝道區上表面部分和部分漏區上表面，第二漏區氧化層覆蓋在溝道區中未被第二溝道區氧化層覆蓋的溝道區下表面部分和部分漏區下表面，第一漏區氧化層114的厚度比第一溝道區氧化層113的厚度厚，第二漏區氧化層116的厚度比第二溝道區氧化層115的厚度厚。

進一步地，上述雙柵隧穿場效應晶體管，對于N型雙柵隧穿場效應晶體管，源區為P型重摻雜，漏區為N型重摻雜，溝道區為N型輕摻雜；對于P型雙柵隧穿場效應晶體管，源區為N型重摻雜，漏區為P型重摻雜，溝道區為P型輕摻雜。

進一步地，所述第一溝道區氧化層113的左邊界與溝道區111的左邊界重合，第二溝道區氧化層115的左邊界與溝道區111的左邊界重合；所述第一溝道區氧化層113和第二溝道區氧化層115的右邊界與溝道區111的右邊界之間的距離D滿足：0＜D＜溝道區長度的一半。

進一步地，所述第一溝道區氧化層113的右邊界與第一漏區氧化層114的左邊界重合，第二溝道區氧化層115的右邊界與第二漏區氧化層116的左邊界重合。第一漏區氧化層114和第二漏區氧化層116的右邊界與漏區112的左邊界之間的距離L滿足：0＜L＜漏區的長度。