[發明專利]存儲裝置

有效

• 申請號: 201810053618.2
• 申請日: 2018-01-19
• 公開（公告）號: CN109524432B
• 公開（公告）日: 2023-07-11
• 發明（設計）人: 岡嶋睦
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H10B63/00
• 分類號: H10B63/00;G11C7/10;G11C8/16;G11C13/00
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勳

實施方式提供一種能夠提高集成度的存儲裝置。實施方式的存儲裝置具備：多條字線，在與第1方向及第2方向正交的第3方向上積層；多條主位線，包含第1主位線，且在第2方向上伸長；多個晶體管，包含第1與第2晶體管，第1與第2晶體管的第1方向的通道寬度寬于多條主位線的第1方向的寬度；第1副位線群，包含多條副位線，在第3方向上伸長，包括第1副位線及第2副位線，所述第1副位線與第1主位線之間隔著第1晶體管而電連接，所述第2副位線與第1主位線之間隔著第2晶體管而電連接，且與第1副位線相鄰，假設性連結第1副位線與第2副位線的線段與第2方向交叉；以及電阻變化層，設置在多條字線與多條副位線之間。

[相關申請案]

本申請案享有以日本專利申請案2017-178984號(申請日：2017年9月19日)為基礎申請案的優先權。本申請案通過參照該基礎申請案而包含基礎申請案的全部內容。

技術領域

實施方式涉及一種存儲裝置。

背景技術

電阻變化型存儲器是通過對存儲單元的電阻變化層施加電壓，而在高電阻狀態與低電阻狀態之間轉變。例如，如果將高電阻狀態定義為數據“0”，將低電阻狀態定義為數據“1”，那么存儲單元能夠存儲“0”與“1”的1比特數據。為提高電阻變化型存儲器的集成度，有形成立體地配置存儲單元所得的三維構造的情況。期待進一步提高具有三維構造的電阻變化型存儲器的集成度。

發明內容

實施方式提供一種能夠提高集成度的存儲裝置。

實施方式的存儲裝置具備：第1字線群，包含多條字線，所述多條字線具有平行于第1方向及與所述第1方向正交的第2方向的平板形狀，且在與所述第1方向及所述第2方向正交的第3方向上積層；多條主位線，包含第1主位線，且在所述第2方向上伸長；多個晶體管，包含第1晶體管及第2晶體管，所述第1晶體管及所述第2晶體管的所述第1方向的通道寬度寬于所述主位線的所述第1方向的寬度，且至少一部分設置在所述第1字線群的所述多條字線與所述多條主位線之間；第1副位線群，包含多條副位線，所述多條副位線包含第1副位線及第2副位線，所述第1副位線與所述第1主位線之間隔著所述第1晶體管而電連接，所述第2副位線與所述第1主位線之間隔著所述第2晶體管而電連接，且與所述第1副位線相鄰，假想地連結所述第1副位線與所述第2副位線的線段與所述第2方向交叉，所述多條副位線在所述第3方向上伸長，與所述第1字線群的所述多條字線交叉，且分別以中間隔著所述多個晶體管中的任一個的方式與所述多條主位線中的任一條電連接；以及電阻變化層，設置在所述第1字線群的所述多條字線的每一條與所述第1副位線群的所述多條副位線的每一條之間。

附圖說明

圖1是第1實施方式的存儲裝置的框圖。

圖2是第1實施方式的存儲單元陣列的等效電路圖。

圖3是第1實施方式的存儲裝置的存儲單元陣列的示意俯視圖。

圖4是第1實施方式的存儲裝置的存儲單元陣列的示意剖視圖。

圖5是第1實施方式的存儲裝置的存儲單元陣列的示意剖視圖。

圖6是第2實施方式的存儲裝置的存儲單元陣列的示意俯視圖。

圖7是第2實施方式的存儲裝置的存儲單元陣列的示意剖視圖。

具體實施方式

以下，一邊參照附圖，一邊說明本發明的實施方式。此外，以下說明中，對相同或類似的部件標注相同符號，對于已說明過一次的部件等適當省略其說明。

此外，本說明書中，為方便起見，有時使用“上部”或“下部”這種用語。所謂“上部”、“下部”只不過是表示附圖內的相對位置關系的用語，并不是規定相對于重力的位置關系的用語。