[發明專利]像素單元及其制造方法以及成像裝置

在審

• 申請號: 201810052403.9
• 申請日: 2018-01-19
• 公開（公告）號: CN108257997A
• 公開（公告）日: 2018-07-06
• 發明（設計）人: 陳世杰;黃曉櫓
• 申請（專利權）人: 德淮半導體有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 劉倜

本公開涉及像素單元及其制造方法以及成像裝置。像素單元可以包括襯底，其包括用于光電器件的第一部分和用于與所述光電器件耦合的晶體管的第二部分。所述第一部分在所述襯底的表面處具有第一表面，并且所述第一部分包括第一摻雜區。所述第二部分包括：溝道形成區，與所述第一摻雜區相鄰，所述溝道形成區的導電類型與所述第一摻雜區的導電類型相反；以及與溝道形成區相鄰的第二摻雜區。像素單元還包括：在所述襯底之上且至少覆蓋所述第一表面的至少一部分的調節絕緣層，以對所述第一表面的所述至少一部分進行調節。

技術領域

本公開涉及像素單元及其制造方法以及成像裝置。

背景技術

圖像傳感器可用于對輻射(例如，光輻射，包括但不限于可見光、紅外線、紫外線等)進行感測，從而生成對應的電子信號。它被廣泛地應用在數碼相機和其他電子光學設備中。

在圖像傳感器(特別是CMOS圖像傳感器(CIS)產品中，暗電流是一個主要性能參數。而暗電流主要發生在硅表面，由缺陷、懸掛鍵、位錯或者金屬沾污造成。

目前防止表面暗電流發生的主要方式采用P型雜質的摻雜來形成釘扎光電二極管(PPD，pinned photo diode)，以將硅表面與PPD下的主光電二極管(PD)進行隔離。但摻雜的方式有不利的作用，即離子注入會導致產生耗盡層，該耗盡層會降低PD的滿阱容量(fullwell capacity)。

因此，需要提出一種新的技術來解決上述現有技術中的一個或多個問題。

發明內容

本公開的一些實施例的一個目的是提供一種新穎的技術，以在抑制暗電流的同時減少對滿阱容量的影響，從而提供成像質量。

本公開的實施例的另一個目的是提供一種新穎的像素單元及其制造方法以及包含所述像素單元的成像裝置。

根據本公開的實施例，還可以提供可調節的硅表面的電子勢壘，降低電子在硅表面進行能級躍遷從而形成暗電流的發生幾率，從而進一步抑制暗電流，改善圖像質量。

根據本公開的一個方面，提供了一種像素單元，包括：襯底，包括用于光電器件的第一部分和用于與所述光電器件耦合的晶體管的第二部分，其中所述第一部分在所述襯底的表面處具有第一表面，并且所述第一部分包括第一摻雜區；所述第二部分包括：溝道形成區，與所述第一摻雜區相鄰，所述溝道形成區的導電類型與所述第一摻雜區的導電類型相反，以及與溝道形成區相鄰的第二摻雜區；在所述襯底之上且至少覆蓋所述第一表面的至少一部分的調節絕緣層。

在一個實施例中，所述調節絕緣層包括：在所述第一表面之上的第一層，所述第一層由非高k材料的電介質材料形成；以及在所述第一層之上的第二層，所述第二絕緣層由包含金屬元素的高k材料形成，并且所述第二層與所述第一表面的至少一部分重疊。

根據本公開另一方面，提供了一種成像裝置，其包括根據上面所述的以及下面將更詳細說明的任意實施例的像素單元。

根據本公開另一方面，提供了一種制造像素單元的方法，其包括：提供襯底，所述襯底包括用于在其中形成晶體管的溝道的溝道形成區以及用于在其中形成光電器件的第一區域；在所述襯底上形成柵極結構和偽柵極結構，所述柵極結構包括在所述溝道形成區之上的第一絕緣層以及在所述第一絕緣層之上的柵極，所述偽柵極結構包括在所述第一區域的上表面之上的第二絕緣層以及在所述第二絕緣層之上的偽柵極；在襯底上形成第三絕緣層，所述第三絕緣層至少使所述偽柵極的上表面露出；去除所述偽柵極，以形成露出所述第二絕緣層的至少一部分的開口；以及形成高k材料層，所述高k材料層至少覆蓋所述開口的側壁以及所述第二絕緣層的所述至少一部分，所述高k材料包含金屬元素。