[發明專利]半導體元件及其制作方法

有效

• 申請號: 201810048244.5
• 申請日: 2018-01-18
• 公開（公告）號: CN110061054B
• 公開（公告）日: 2022-12-27
• 發明（設計）人: 林文凱;盛義忠;薛勝元;康智凱
• 申請（專利權）人: 藍槍半導體有限責任公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06;H01L21/762
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體元件及其制作方法，其中制作半導體元件的方法為：主要先形成第一主動區以及第二主動區沿著一第一方向延伸于一基底上，然后形成第一單擴散隔離結構沿著一第二方向延伸并位于第一主動區以及第二主動區之間，之后再形成第一柵極線沿著第二方向延伸并交錯第一主動區以及第二主動區，其中第一單擴散隔離結構設于第一主動區以及第二主動區之間的第一柵極線正下方。

技術領域

本發明涉及一種制作半導體元件的方法，尤其是涉及一種于柵極線正下方形成單擴散隔離(single diffusion break,SDB)結構的方法。

背景技術

近年來，隨著場效晶體管(field effect transistors,FETs)元件尺寸持續地縮小，現有平面式(planar)場效晶體管元件的發展已面臨制作工藝上的極限。為了克服制作工藝限制，以非平面(non-planar)的場效晶體管元件，例如鰭狀場效晶體管(fin fieldeffect transistor,Fin FET)元件來取代平面晶體管元件已成為目前的主流發展趨勢。由于鰭狀場效晶體管元件的立體結構可增加柵極與鰭狀結構的接觸面積，因此，可進一步增加柵極對于載流子通道區域的控制，從而降低小尺寸元件面臨的漏極引發能帶降低(draininduced barrier lowering,DIBL)效應，并可以抑制短通道效應(short channel effect,SCE)。再者，由于鰭狀場效晶體管元件在同樣的柵極長度下會具有更寬的通道寬度，因而可獲得加倍的漏極驅動電流。甚而，晶體管元件的臨界電壓(threshold voltage)也可通過調整柵極的功函數而加以調控。

在現行的鰭狀場效晶體管元件制作工藝中，鰭狀結構周圍形成淺溝隔離后通常會以蝕刻方式去除部分鰭狀結構與淺溝隔離形成凹槽，然后填入絕緣物以形成單擴散隔離結構并將鰭狀結構分隔為兩部分。然而現今單擴散隔離結構與金屬柵極的制作工藝在搭配上仍存在許多問題，因此如何改良現有鰭狀場效晶體管制作工藝與架構即為現今一重要課題。

發明內容

本發明一實施例公開一種制作半導體元件的方法，其主要先形成第一主動區以及第二主動區沿著一第一方向延伸于一基底上，然后形成第一單擴散隔離結構沿著一第二方向延伸并位于第一主動區以及第二主動區之間，之后再形成第一柵極線沿著第二方向延伸并交錯第一主動區以及第二主動區，其中第一單擴散隔離結構設于第一主動區以及第二主動區之間的第一柵極線正下方。

本發明另一實施例公開一種半導體元件，其主要包含：第一主動區以及第二主動區沿著第一方向延伸于一基底上；第一單擴散隔離結構沿著第二方向延伸并設于第一主動區以及第二主動區之間；以及第一柵極線沿著第二方向延伸并交錯第一主動區以及第二主動區，其中第一單擴散隔離結構設于第一主動區以及第二主動區之間的第一柵極線正下方。

附圖說明

圖1為本發明一實施例的半導體元件的上視圖；

圖2為圖1中沿著切線AA’方向制作半導體元件的剖面示意圖；

圖3為圖1中沿著切線BB’方向制作半導體元件的剖面示意圖。

主要元件符號說明

12 基底 14 主動區(有源區)

16 主動區 18 主動區

20 鰭狀結構 22 淺溝隔離

24 凸塊 26 單擴散隔離結構

28 單擴散隔離結構 30 單擴散隔離結構

32 單擴散隔離結構 34 單擴散隔離結構