[發明專利]非易失性存儲器裝置、包括其的存儲器系統和固態驅動器

有效

• 申請號: 201810043414.0
• 申請日: 2018-01-17
• 公開（公告）號: CN108335714B
• 公開（公告）日: 2023-05-16
• 發明（設計）人: 樸志胤;樸賢郁
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/10
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 張帆;張青

提供了非易失性存儲器裝置、包括其的存儲器系統和固態驅動器。所述非易失性存儲器裝置包括控制邏輯和存儲器單元陣列。存儲器單元陣列包括第一平面和第二平面。控制邏輯被構造為：在第一平面上執行第一子操作；在第二平面上執行第二子操作；將第二子操作延遲參考時間那么長，以使得第一子操作的一些部分不與第二子操作重疊；以及可變地控制參考時間。

相關申請的交叉引用

本申請要求于2017年1月18日提交的韓國專利申請No.?10-2017-0008778的優先權，該申請的全部內容以引用方式并入本文中。

技術領域

本發明構思涉及存儲裝置，并且更具體地說，涉及一種非易失性存儲器和包括該非易失性存儲器的存儲器系統。

背景技術

可利用諸如硅Si、鍺Ge、砷化鎵GaAs、磷化銦InP等的半導體實施半導體存儲器裝置。可將半導體存儲器裝置分為易失性存儲器裝置或者非易失性存儲器裝置。

易失性存儲器裝置當從電源遞送的功率中斷時丟失其存儲的數據。易失性存儲器裝置的示例有靜態RAM(SRAM)、動態RAM(DRAM)、同步DRAM等。與易失性存儲器裝置相反，非易失性存儲器裝置即使在從電源遞送的功率中斷時也保持其存儲的數據。例如，非易失性存儲器裝置的示例包括只讀存儲器(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電可擦除和可編程ROM(EEPROM)、閃速存儲器裝置、相變RAM(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)、鐵電RAM(FRAM)等。

隨著半導體技術繼續進步，正在開發基于閃速存儲器的存儲裝置。閃速存儲器以每頁的方式來讀或寫數據并且以每塊的方式擦除數據。雖然閃速存儲器與常規硬盤相比具有高讀取速度，但是閃速存儲器具有不能執行覆寫操作的物理特征。由于閃速存儲器的物理特征，需要大量的時間來執行擦除操作而不是覆寫數據。

發明內容

根據本發明構思，一種非易失性存儲器裝置包括：存儲器單元陣列，其包括第一平面和第二平面；以及控制邏輯電路，其被構造為在第一平面上執行第一子操作，和在第二平面上執行第二子操作，其中，控制邏輯電路還被構造為根據參考時間控制第二子操作的執行的延遲，以使得第一子操作的特定部分的執行不與第二子操作的執行重疊，并且控制邏輯電路被構造為改變參考時間，以增加或減少對第二子操作的執行的延遲，其中，第一子操作的特定部分指示其中發生電源噪聲的噪聲部分，并且其中，第二子操作指示受電源噪聲影響的犧牲部分的操作。

非易失性存儲器裝置還可包括：地址解碼器，其通過多條字線連接至存儲器單元陣列；I/O電路，其通過多條位線連接至存儲器單元陣列；電壓產生器，其被構造為產生電壓，響應于接收控制信號而將這些電壓提供至地址解碼器，其中電壓產生器產生包括編程電壓、

通過電壓和編程驗證電壓中的至少一個的字線電壓。

根據本發明構思，一種存儲器系統可包括：非易失性存儲器裝置，其被構造為包括第一區域和第二區域，以在第一區域上執行第一子操作，在第二區域上執行第二子操作，以及根據參考時間延遲第二子操作的執行，以使得第一子操作的特定部分的執行不與第二子操作的執行重疊；以及

存儲器控制器，其被構造為改變參考時間以增加或減少對第二子操作的執行的延遲。

本發明構思的示例實施例包括一種固態驅動器(SSD)，該SSD?包括：多個存儲器芯片；SSD控制器，其被構造為：控制通過所述多個存儲器芯片執行的編程操作的執行；確定存儲器芯片中的至少一個存儲器芯片的噪聲部分的操作何時與所述多個存儲器芯片中的另一存儲器芯片的犧牲部分的操作重疊；以及基于參考時間延遲所述另一存儲器芯片的犧牲部分的操作的執行。

在SSD中，所述多個存儲器芯片可為非易失性存儲器芯片。