[發(fā)明專利]非易失性存儲器裝置、包括其的存儲器系統(tǒng)和固態(tài)驅(qū)動器

有效

• 申請?zhí)枺?/td>: 201810043414.0
• 申請日: 2018-01-17
• 公開（公告）號: CN108335714B
• 公開（公告）日: 2023-05-16
• 發(fā)明（設(shè)計）人: 樸志胤;樸賢郁
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G11C16/08
• 分類號: G11C16/08;G11C16/10
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 張帆;張青

1.一種非易失性存儲器裝置，包括：

存儲器單元陣列，其包括第一平面和第二平面；以及

控制邏輯電路，其被構(gòu)造為在所述第一平面上執(zhí)行第一子操作，并且在所述第二平面上執(zhí)行第二子操作，

其中，所述控制邏輯電路還被構(gòu)造為根據(jù)參考時間來控制所述第二子操作的執(zhí)行的延遲，以使得所述第一子操作的特定部分的執(zhí)行不與所述第二子操作的執(zhí)行重疊，并且所述控制邏輯電路被構(gòu)造為改變所述參考時間，以增加或減少對所述第二子操作的執(zhí)行的延遲，

其中，所述第一子操作的所述特定部分指示其中發(fā)生電源噪聲的噪聲部分，并且

其中，所述第二子操作指示受所述電源噪聲影響的犧牲部分的操作。

2.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，還包括：

地址解碼器，其通過多條字線連接至所述存儲器單元陣列，并且被構(gòu)造為選擇性地將字線電壓提供至所述多條字線中的至少一條；

電壓產(chǎn)生器，其被構(gòu)造為產(chǎn)生電壓，響應(yīng)于從所述控制邏輯電路接收控制信號將所述電壓提供至所述地址解碼器，其中所述電壓產(chǎn)生器產(chǎn)生所述字線電壓，其包括編程電壓、通過電壓和編程驗證電壓中的至少一個。

3.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，其中，所述第一子操作指示所述第一平面上的讀操作的位線預(yù)充電操作，并且

其中，所述第二子操作指示所述第二平面上的讀操作的位線感測操作。

4.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，其中，所述控制邏輯電路被構(gòu)造為將所述參考時間隨著在所述第一平面上執(zhí)行的讀操作的讀電壓的電平增大而增加。

5.根據(jù)權(quán)利要求4所述的非易失性存儲器裝置，其中，所述參考時間包括第一參考時間和第二參考時間，并且

當(dāng)利用包括在第一讀電壓組中的多個第一讀電壓之一在所述第一平面上執(zhí)行所述讀操作時，所述控制邏輯電路被構(gòu)造為基于所述第一參考時間來延遲所述第二子操作，

其中，當(dāng)利用包括在第二讀電壓組中的多個第二讀電壓之一在所述第一平面上執(zhí)行所述讀操作時，所述控制邏輯電路被構(gòu)造為基于所述第二參考時間來延遲所述第二子操作，其中，所述第二參考時間大于所述第一參考時間，并且

其中，所述第二讀電壓比所述第一讀電壓更高。

6.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，其中，所述第一子操作指示所述第一平面上的編程操作的位線設(shè)置操作，并且

其中，所述第二子操作指示所述第二平面上的編程操作的位線感測操作。

7.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，其中，所述控制邏輯電路被構(gòu)造為當(dāng)所述第一平面上的編程操作中的編程循環(huán)增加時增加所述參考時間。

8.根據(jù)權(quán)利要求7所述的非易失性存儲器裝置，其中，所述編程循環(huán)包括第一編程循環(huán)和第二編程循環(huán)，并且所述參考時間包括第一參考時間和第二參考時間，

當(dāng)在所述第一平面上執(zhí)行所述第一編程循環(huán)時，所述控制邏輯電路被構(gòu)造為基于所述第一參考時間來延遲所述第二子操作，并且

其中，當(dāng)在所述第一平面上執(zhí)行所述第二編程循環(huán)時，所述控制邏輯電路被構(gòu)造為基于所述第二參考時間來延遲所述第二子操作，其中，所述第二參考時間大于所述第一參考時間，

其中，在所述第二編程循環(huán)中，施加至字線的第二編程電壓高于施加至所述字線的第一編程電壓。

9.根據(jù)權(quán)利要求1所述的非易失性存儲器裝置，其中，所述第一平面包括共享第一位線的第一存儲器塊，并且

其中，所述第二平面包括共享第二位線的第二存儲器塊。