[發(fā)明專(zhuān)利]雙向可控硅結(jié)構(gòu)

在審

• 申請(qǐng)?zhí)枺?/td>: 201810035310.5
• 申請(qǐng)日: 2018-01-15
• 公開(kāi)（公告）號(hào): CN110047921A
• 公開(kāi)（公告）日: 2019-07-23
• 發(fā)明（設(shè)計(jì)）人: 杜飛波;王俊;蘇振江
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司;中芯國(guó)際集成電路制造（北京）有限公司
• 主分類(lèi)號(hào): H01L29/747
• 分類(lèi)號(hào): H01L29/747;H01L23/60;H01L29/06
• 代理公司: 北京睿派知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11597
• 代理人: 劉鋒

本申請(qǐng)?zhí)峁┝艘环N雙向可控硅結(jié)構(gòu)，包括：P型襯底；深N阱；并列形成于深N阱并依次鄰接的第一N型阱區(qū)、第一P型阱區(qū)、第二N型阱區(qū)、第二P型阱區(qū)和第三N型阱區(qū)；形成于第一P型阱區(qū)的第一P型摻雜區(qū)和第一N型摻雜區(qū)；形成于第二P型阱區(qū)的第二P型摻雜區(qū)和第二N型摻雜區(qū)；第一P型靜電放電注入?yún)^(qū)，形成于第一P型阱區(qū)；第二P型靜電放電注入?yún)^(qū)，形成于第二P型阱區(qū)；第三N型摻雜區(qū)，形成于第一P型靜電放電注入?yún)^(qū)、第二N型阱區(qū)和第二P型靜電放電注入?yún)^(qū)，兩個(gè)相對(duì)的邊界分別位于第一P型靜電放電注入?yún)^(qū)和第二P型靜電放電注入?yún)^(qū)。通過(guò)形成輔助觸發(fā)結(jié)構(gòu)，降低了現(xiàn)有改進(jìn)型雙向可控硅靜電放電的觸發(fā)電壓。

技術(shù)領(lǐng)域

本申請(qǐng)涉及半導(dǎo)體器件領(lǐng)域，尤其涉及一種雙向可控硅結(jié)構(gòu)。

背景技術(shù)

隨著集成電路的復(fù)雜度越來(lái)越高，尺寸越來(lái)越小，為納米級(jí)互補(bǔ)型金屬氧化物半導(dǎo)體(Complementary Metal-Oxide-Semiconductor，CMOS)技術(shù)提供足夠的靜電放電保護(hù)解決方案正變得更加困難。在所有靜電放電(Electrostatic Discharge,ESD)防護(hù)候選方案中，可控硅(Silicon Controlled Rectifier，SCR)是一種高效的器件。

對(duì)于一些需要進(jìn)行雙向ESD防護(hù)的端口，為了減小芯片面積和寄生效應(yīng)，一種雙向可控硅器件被提出，以為芯片提供更好的靜電放電性能。

如圖1所示，在雙向可控硅的寄生電路中包括一個(gè)PNP型晶體管(Q1)，兩個(gè)NPN型晶體管(Q2&Q3)，兩個(gè)P阱的寄生電阻R1、R2以及兩個(gè)N型隔離區(qū)的寄生電阻R3、R4。當(dāng)在A端出現(xiàn)瞬態(tài)的靜電放電時(shí)，Q1和Q3開(kāi)始導(dǎo)通并形成一個(gè)低阻通路，同樣的原理也適用于K端的靜電放電情況，此時(shí)Q1和Q2形成相反方向的放電路徑。然而，這種雙向可控硅的觸發(fā)電壓過(guò)高，無(wú)法為先進(jìn)的納米級(jí)CMOS工藝提供有效的ESD防護(hù)。

在輔助觸發(fā)的雙向可控硅器件中，如圖2所示的一種現(xiàn)有改進(jìn)型雙向可控硅器件，通過(guò)P型重?fù)诫s區(qū)和N阱組成的P+/N-well結(jié)輔助觸發(fā)，在0.6um雙極型互補(bǔ)金屬氧化物半導(dǎo)體(BiCMOS)工藝中觸發(fā)電壓為12～15V。圖3所示的器件是一種通過(guò)NMOS觸發(fā)的雙向可控硅器件，它的觸發(fā)電壓大約為10V，但存在潛在的可靠性問(wèn)題。此外，對(duì)于更先進(jìn)的納米級(jí)CMOS工藝(例如55nm、40nm或更低)，仍然需要更低的器件觸發(fā)電壓來(lái)有效地保護(hù)芯片。

發(fā)明內(nèi)容

有鑒于此，本申請(qǐng)實(shí)施例提供了一種雙向可控硅結(jié)構(gòu)，用以解決現(xiàn)有技術(shù)中雙向可控硅的觸發(fā)電壓仍然過(guò)高，不能滿(mǎn)足更先進(jìn)的工藝要求的技術(shù)問(wèn)題。

根據(jù)本申請(qǐng)實(shí)施例的一個(gè)方面，提供了一種雙向可控硅結(jié)構(gòu)，包括：P型襯底；深N阱，形成于P型襯底；并列形成于所述深N阱并依次鄰接的第一N型阱區(qū)、第一P型阱區(qū)、第二N型阱區(qū)、第二P型阱區(qū)和第三N型阱區(qū)；其中第一N型阱區(qū)、第三N型阱區(qū)和深N阱起到隔離作用。形成于第一P型阱區(qū)的第一P型摻雜區(qū)和第一N型摻雜區(qū)；形成于第二P型阱區(qū)的第二P型摻雜區(qū)和第二N型摻雜區(qū)；第一P型靜電放電注入?yún)^(qū)，形成于第一P型阱區(qū)，摻雜濃度高于第一P型阱區(qū)并且低于第一P型摻雜區(qū)；第二P型靜電放電注入?yún)^(qū)，形成于第二P型阱區(qū)，摻雜濃度高于第二P型阱區(qū)并且低于第二P型摻雜區(qū)；第三N型摻雜區(qū)，形成于第一P型靜電放電注入?yún)^(qū)、第二N型阱區(qū)和第二P型靜電放電注入?yún)^(qū)，兩個(gè)相對(duì)的邊界分別位于所述第一P型靜電放電注入?yún)^(qū)和第二P型靜電放電注入?yún)^(qū)；第一端子，與所述第一P型摻雜區(qū)和第一N型摻雜區(qū)耦接；第二端子，與所述第二P型摻雜區(qū)和第二N型摻雜區(qū)耦接。

在一個(gè)實(shí)施例中，第一P型靜電放電注入?yún)^(qū)的第一邊界位于第一P型阱區(qū)，與第一邊界相對(duì)的第二邊界位于第二N型阱區(qū)；第二P型靜電放電注入?yún)^(qū)的第一邊界位于第二P型阱區(qū)，與第一邊界相對(duì)的第二邊界位于第二N型阱區(qū)。