[發明專利]高速和寬范圍電平偏移器

在審

• 申請號: 201810034946.8
• 申請日: 2018-01-15
• 公開（公告）號: CN110048707A
• 公開（公告）日: 2019-07-23
• 發明（設計）人: 李奕樂;雷愷;王曉峰;吳智
• 申請（專利權）人: 美國萊迪思半導體公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張寧

1.一種裝置(143,144,145,146)，包括：

第一推挽電路(P2,N4)，可操作為接收在第一電壓域中的輸入信號，并提供在第二電壓域中的第一中間信號，所述第二電壓域不同于所述第一電壓域；

第一反相器(44)，可操作為基于所述第一中間信號提供在所述第二電壓域中的反相信號；

第二推挽電路(N5,P5)，可操作為基于所述輸入信號和所述反相信號中的至少一個提供在所述第二電壓域中的第二中間信號；以及

第三推挽電路(P6,N6)，可操作為基于所述第一中間信號和所述第二中間信號中的至少一個提供輸出電壓信號，所述輸出電壓信號跟隨所述反相信號。

2.根據權利要求1所述的裝置，其中所述第一推挽電路(P2,N4)包括第一晶體管單元(P2)和第二晶體管單元(N4)；

所述第一晶體管單元包括用于接收所述輸入信號的第一控制端子和第一電流路徑；

所述第二晶體管單元包括用于接收所述輸入信號的第二控制端子和第二電流路徑；

所述第一電流路徑和所述第二電流路徑串聯耦合在所述第二電壓域的參考電壓線(GND)和電源電壓線(Vddh)之間；

所述第一晶體管單元和所述第二晶體管單元(P2,N4)可操作為在所述第一電流路徑和所述第二電流路徑之間的中間節點提供所述第一中間信號。

3.根據權利要求2所述的裝置，其中所述第一晶體管單元包括I/O PMOS器件，并且第二晶體管單元包括I/O NMOS器件。

4.根據權利要求1所述的裝置，其中所述第三推挽電路包括第三晶體管單元(P6)和第四晶體管單元(N6)；

所述第三晶體管單元包括用于接收所述第二中間信號的第三控制端子和第三電流路徑；

第四晶體管單元包括用于接收所述第一中間信號的第四控制端子和包括輸出節點和用于接收所述反相信號的浮動參考端子的第四電流路徑；

所述第三電流路徑和所述第四電流路徑串聯耦合所述在電源電壓線和所述第一反相器之間，所述第三晶體管單元和所述第四晶體管單元可操作以在輸出節點處提供輸出電壓信號。

5.根據權利要求4所述的裝置，其中所述第三晶體管單元包括I/O PMOS器件，第四晶體管單元包括I/O NMOS器件。

6.根據權利要求2所述的裝置，其中所述第二推挽電路包括第五晶體管單元(P5)和第六晶體管單元(N5)；

所述第五晶體管單元包括用于接收所述反相信號的第五控制端子和第五電流路徑；

所述第六晶體管單元包括用于接收所述輸入信號的第六控制端子和第六電流路徑；

所述第五晶體管單元和所述第六晶體管單元串聯耦合在所述電源電壓線和所述參考電壓線之間；以及

所述第五晶體管單元和所述第六晶體管單元可操作以在所述第五電流路徑和所述第六電流路徑之間的節點處提供所述第二中間信號。

7.根據權利要求6所述的裝置，其中所述第五晶體管單元包括I/O PMOS器件，并且所述第六晶體管單元包括原生NMOS器件。

8.根據權利要求7所述的裝置，還包括：

第二反相器(42)，可操作以將所述輸入信號轉換成反相輸入信號；

第七晶體管單元，包括用于接收所述反相輸入信號的第七控制端子和耦接在所述第一晶體管單元的所述控制端子和所述參考電壓線之間的第七電流路徑。

9.根據權利要求8所述的裝置，其中所述第七晶體管單元包括原生NMOS器件。

10.根據權利要求9所述的裝置，其中所述原生NMOS器件的柵極氧化物層的厚度低于2nm，并且所述I/O NMOS器件的柵極氧化物層的厚度高于2nm。