[發明專利]一種基于數字校準的流水線ADC

有效

• 申請號: 201810034625.8
• 申請日: 2018-01-15
• 公開（公告）號: CN108134606B
• 公開（公告）日: 2021-03-30
• 發明（設計）人: 彭析竹;包晴晴;唐鶴
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

一種基于數字校準的流水線ADC，屬于模擬集成電路技術領域。包括數字延遲陣列、數字校準電路、依次串聯的N?1級流水線式ADC和最后一級閃存式ADC、以及串聯在閃存式ADC之前的冗余級，其中冗余級包括R級串聯的流水線式ADC；流水線式ADC輸出的模擬信號作為其下一級ADC的輸入信號，其輸出的數字信號連接數字延遲陣列的輸入端，第一級流水線式ADC的輸入信號為外部模擬信號，最后一級流水線式ADC輸出的模擬信號連接閃存式ADC的輸入端；閃存式ADC輸出的數字信號連接所述數字延遲陣列的輸入端；數字校準電路的輸入端連接數字延遲陣列的輸出端，其輸出端作為流水線ADC的輸出端。本發明了降低量化噪聲對數字校準的影響，改善了級間增益的校準精度，提高了整體性能。

技術領域

本發明屬于模擬集成電路技術領域，具體涉及一種基于數字校準的流水線ADC。

背景技術

流水線ADC(Pipelined ADC)兼顧高速度和高精度，被廣泛地運用于視頻成像系統、通信系統和測試設備中。流水線ADC由工作在雙相不交疊時鐘下的結構相同的轉換子級級聯而成，各轉換子級則由基于運算放大器(OPAMP)和開關電容電路構成的MDAC以及基于比較器的子ADC構成。子級中存在開關的電荷注入效應、采樣電容失配、運算放大器的有限增益和非線性效應、比較器失調等非理想因素，這些因素限制了轉換器最終能夠達到的精度。為了降低非理想因素的影響，通常需要對ADC進行模擬域或數字域的校準。在模擬域消除這些誤差通常需要增加修調小電容網絡，加大了電路的設計難度和復雜度；此外，數字電路技術的發展和CMOS工藝的改進，實現了數字電路面積和功耗的大幅度下降，因此，利用現有技術解決該難題最好的方法就是在數字域進行校準。與模擬校準技術相比，數字校準技術先將誤差影響進行量化，然后在數字域對輸出碼字進行補償。由于對工藝的依賴性小，數字校準是目前最流行和研究最多的校準技術。

PN(Pseudo-random Noise，偽隨機噪聲)注入數字校準技術只需要對模擬電路稍作修改就能夠提高ADC的性能，因此被廣泛的應用于流水線ADC中。這種校準技術首先將PN序列注入到子DAC中，然后在流水線ADC的輸出端注入相同的PN序列，通過對數字輸出D_out和PN序列做自相關運算，提取級間增益誤差，從而實現對級間增益的校準。傳統的PN注入數字校準技術中，數字輸出D_out中的與PN不相關的量均視為白噪聲，由于受到量化噪聲等PN非相關項的干擾，級間增益誤差提取速度慢，且隨校準級數的增加，級間增益誤差的提取速度呈下降趨勢，從而限制了ADC的精度和收斂速度。

圖1為傳統流水線ADC和其中每級流水線式ADC的結構示意圖。假設該流水線一共含有N級電路，其中前(N-1)級均為m比特流水線式ADC，最后一級為k比特閃存式(FLASH)ADC。前(N-1)級流水線式ADC主要包含兩個模塊，即子ADC和MDAC。第i級的輸入信號同時連接到子ADC和MDAC，其中1≤i≤N-1，子ADC將輸入信號與參考電壓進行比較，得到2^m-1位溫度計碼。2^m-1位溫度計碼經過相應的編碼得到m位數字碼Douti。同時，2^m-1位溫度計碼與時鐘信號經過相應的處理，所得結果作為MDAC中子DAC的控制信號連接到子DAC的輸入端。子DAC輸出結果與輸入信號的差值作為運算放大器的輸入信號，經過運算放大器的放大，所得結果輸入到下一級作為下一級的輸入信號Vresi。

如圖1所示，在未考慮PN序列注入的情況下，對于整體的流水線ADC，數字輸出的理想值可以表示為：

D_i表示第i級ADC對應的數字輸出，W_i表示第i級數字輸出對應的權重，G₀代表前端采樣保持電路的增益值，實際電路中一般取為1，G_j為第j級冗余放大器的級間增益，0≤j≤i-1，N表示整體ADC的總級數。

發明內容