[發(fā)明專(zhuān)利]一種基于數(shù)字校準(zhǔn)的流水線ADC

有效

• 申請(qǐng)?zhí)枺?/td>: 201810034625.8
• 申請(qǐng)日: 2018-01-15
• 公開(kāi)（公告）號(hào): CN108134606B
• 公開(kāi)（公告）日: 2021-03-30
• 發(fā)明（設(shè)計(jì)）人: 彭析竹;包晴晴;唐鶴
• 申請(qǐng)（專(zhuān)利權(quán)）人: 電子科技大學(xué)
• 主分類(lèi)號(hào): H03M1/10
• 分類(lèi)號(hào): H03M1/10
• 代理公司: 成都點(diǎn)睛專(zhuān)利代理事務(wù)所(普通合伙) 51232
• 代理人: 葛啟函

一種基于數(shù)字校準(zhǔn)的流水線ADC，屬于模擬集成電路技術(shù)領(lǐng)域。包括數(shù)字延遲陣列、數(shù)字校準(zhǔn)電路、依次串聯(lián)的N?1級(jí)流水線式ADC和最后一級(jí)閃存式ADC、以及串聯(lián)在閃存式ADC之前的冗余級(jí)，其中冗余級(jí)包括R級(jí)串聯(lián)的流水線式ADC；流水線式ADC輸出的模擬信號(hào)作為其下一級(jí)ADC的輸入信號(hào)，其輸出的數(shù)字信號(hào)連接數(shù)字延遲陣列的輸入端，第一級(jí)流水線式ADC的輸入信號(hào)為外部模擬信號(hào)，最后一級(jí)流水線式ADC輸出的模擬信號(hào)連接閃存式ADC的輸入端；閃存式ADC輸出的數(shù)字信號(hào)連接所述數(shù)字延遲陣列的輸入端；數(shù)字校準(zhǔn)電路的輸入端連接數(shù)字延遲陣列的輸出端，其輸出端作為流水線ADC的輸出端。本發(fā)明了降低量化噪聲對(duì)數(shù)字校準(zhǔn)的影響，改善了級(jí)間增益的校準(zhǔn)精度，提高了整體性能。

技術(shù)領(lǐng)域

本發(fā)明屬于模擬集成電路技術(shù)領(lǐng)域，具體涉及一種基于數(shù)字校準(zhǔn)的流水線ADC。

背景技術(shù)

流水線ADC(Pipelined ADC)兼顧高速度和高精度，被廣泛地運(yùn)用于視頻成像系統(tǒng)、通信系統(tǒng)和測(cè)試設(shè)備中。流水線ADC由工作在雙相不交疊時(shí)鐘下的結(jié)構(gòu)相同的轉(zhuǎn)換子級(jí)級(jí)聯(lián)而成，各轉(zhuǎn)換子級(jí)則由基于運(yùn)算放大器(OPAMP)和開(kāi)關(guān)電容電路構(gòu)成的MDAC以及基于比較器的子ADC構(gòu)成。子級(jí)中存在開(kāi)關(guān)的電荷注入效應(yīng)、采樣電容失配、運(yùn)算放大器的有限增益和非線性效應(yīng)、比較器失調(diào)等非理想因素，這些因素限制了轉(zhuǎn)換器最終能夠達(dá)到的精度。為了降低非理想因素的影響，通常需要對(duì)ADC進(jìn)行模擬域或數(shù)字域的校準(zhǔn)。在模擬域消除這些誤差通常需要增加修調(diào)小電容網(wǎng)絡(luò)，加大了電路的設(shè)計(jì)難度和復(fù)雜度；此外，數(shù)字電路技術(shù)的發(fā)展和CMOS工藝的改進(jìn)，實(shí)現(xiàn)了數(shù)字電路面積和功耗的大幅度下降，因此，利用現(xiàn)有技術(shù)解決該難題最好的方法就是在數(shù)字域進(jìn)行校準(zhǔn)。與模擬校準(zhǔn)技術(shù)相比，數(shù)字校準(zhǔn)技術(shù)先將誤差影響進(jìn)行量化，然后在數(shù)字域?qū)敵龃a字進(jìn)行補(bǔ)償。由于對(duì)工藝的依賴性小，數(shù)字校準(zhǔn)是目前最流行和研究最多的校準(zhǔn)技術(shù)。

PN(Pseudo-random Noise，偽隨機(jī)噪聲)注入數(shù)字校準(zhǔn)技術(shù)只需要對(duì)模擬電路稍作修改就能夠提高ADC的性能，因此被廣泛的應(yīng)用于流水線ADC中。這種校準(zhǔn)技術(shù)首先將PN序列注入到子DAC中，然后在流水線ADC的輸出端注入相同的PN序列，通過(guò)對(duì)數(shù)字輸出D_out和PN序列做自相關(guān)運(yùn)算，提取級(jí)間增益誤差，從而實(shí)現(xiàn)對(duì)級(jí)間增益的校準(zhǔn)。傳統(tǒng)的PN注入數(shù)字校準(zhǔn)技術(shù)中，數(shù)字輸出D_out中的與PN不相關(guān)的量均視為白噪聲，由于受到量化噪聲等PN非相關(guān)項(xiàng)的干擾，級(jí)間增益誤差提取速度慢，且隨校準(zhǔn)級(jí)數(shù)的增加，級(jí)間增益誤差的提取速度呈下降趨勢(shì)，從而限制了ADC的精度和收斂速度。

圖1為傳統(tǒng)流水線ADC和其中每級(jí)流水線式ADC的結(jié)構(gòu)示意圖。假設(shè)該流水線一共含有N級(jí)電路，其中前(N-1)級(jí)均為m比特流水線式ADC，最后一級(jí)為k比特閃存式(FLASH)ADC。前(N-1)級(jí)流水線式ADC主要包含兩個(gè)模塊，即子ADC和MDAC。第i級(jí)的輸入信號(hào)同時(shí)連接到子ADC和MDAC，其中1≤i≤N-1，子ADC將輸入信號(hào)與參考電壓進(jìn)行比較，得到2^m-1位溫度計(jì)碼。2^m-1位溫度計(jì)碼經(jīng)過(guò)相應(yīng)的編碼得到m位數(shù)字碼Douti。同時(shí)，2^m-1位溫度計(jì)碼與時(shí)鐘信號(hào)經(jīng)過(guò)相應(yīng)的處理，所得結(jié)果作為MDAC中子DAC的控制信號(hào)連接到子DAC的輸入端。子DAC輸出結(jié)果與輸入信號(hào)的差值作為運(yùn)算放大器的輸入信號(hào)，經(jīng)過(guò)運(yùn)算放大器的放大，所得結(jié)果輸入到下一級(jí)作為下一級(jí)的輸入信號(hào)Vresi。

如圖1所示，在未考慮PN序列注入的情況下，對(duì)于整體的流水線ADC，數(shù)字輸出的理想值可以表示為：

D_i表示第i級(jí)ADC對(duì)應(yīng)的數(shù)字輸出，W_i表示第i級(jí)數(shù)字輸出對(duì)應(yīng)的權(quán)重，G₀代表前端采樣保持電路的增益值，實(shí)際電路中一般取為1，G_j為第j級(jí)冗余放大器的級(jí)間增益，0≤j≤i-1，N表示整體ADC的總級(jí)數(shù)。

發(fā)明內(nèi)容