[發(fā)明專利]一種基于數(shù)字校準(zhǔn)的流水線ADC

有效

• 申請(qǐng)?zhí)枺?/td>: 201810034625.8
• 申請(qǐng)日: 2018-01-15
• 公開（公告）號(hào): CN108134606B
• 公開（公告）日: 2021-03-30
• 發(fā)明（設(shè)計(jì)）人: 彭析竹;包晴晴;唐鶴
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): H03M1/10
• 分類號(hào): H03M1/10
• 代理公司: 成都點(diǎn)睛專利代理事務(wù)所(普通合伙) 51232
• 代理人: 葛啟函

1.一種基于數(shù)字校準(zhǔn)的流水線ADC，包括依次串聯(lián)的N-1級(jí)流水線式ADC和最后一級(jí)閃存式ADC，其中N為大于1的正整數(shù)；

其特征在于，還包括串聯(lián)在所述閃存式ADC之前的冗余級(jí)，所述冗余級(jí)包括R級(jí)串聯(lián)的流水線式ADC，其中R為正整數(shù)；所述流水線ADC共N+R級(jí)，其中N為所述流水線ADC能夠輸出n位數(shù)字信號(hào)所必須的級(jí)數(shù)；

所述流水線ADC還包括數(shù)字延遲陣列和數(shù)字校準(zhǔn)電路，所述流水線式ADC輸出的模擬信號(hào)作為其下一級(jí)ADC的輸入信號(hào)，其輸出的數(shù)字信號(hào)連接所述數(shù)字延遲陣列的輸入端，第一級(jí)流水線式ADC的輸入信號(hào)為外部模擬信號(hào)，最后一級(jí)流水線式ADC輸出的模擬信號(hào)連接所述閃存式ADC的輸入端；所述閃存式ADC輸出的數(shù)字信號(hào)連接所述數(shù)字延遲陣列的輸入端；

所述數(shù)字延遲陣列根據(jù)N-1+R級(jí)流水線式ADC輸出的數(shù)字信號(hào)和閃存式ADC輸出的數(shù)字信號(hào)產(chǎn)生延遲對(duì)齊的數(shù)字輸出；

所述數(shù)字校準(zhǔn)電路的輸入端連接所述數(shù)字延遲陣列的輸出端，用于將所述數(shù)字延遲陣列產(chǎn)生的延遲對(duì)齊的數(shù)字輸出與各級(jí)數(shù)字輸出對(duì)應(yīng)的權(quán)重值分別相乘后求和，并從求和值中截取得到所述流水線ADC的n位數(shù)字信號(hào)輸出到所述流水線ADC的輸出端，所述冗余級(jí)用于提高所述流水線ADC的增益校準(zhǔn)精度。

2.根據(jù)權(quán)利要求1所述的基于數(shù)字校準(zhǔn)的流水線ADC，其特征在于，所述流水線式ADC為m比特，其中m為2或3。

3.根據(jù)權(quán)利要求2所述的基于數(shù)字校準(zhǔn)的流水線ADC，其特征在于，所述閃存式ADC為k比特，其中2≤k≤4。

4.根據(jù)權(quán)利要求1或3所述的基于數(shù)字校準(zhǔn)的流水線ADC，其特征在于，所述R為2或3。

5.根據(jù)權(quán)利要求1所述的基于數(shù)字校準(zhǔn)的流水線ADC，其特征在于，所述冗余級(jí)接在所述第N-1級(jí)流水線式ADC和所述閃存式ADC之間。

6.根據(jù)權(quán)利要求1所述的基于數(shù)字校準(zhǔn)的流水線ADC，其特征在于，所述流水線式ADC的結(jié)構(gòu)均相同。