[發明專利]半導體器件及其制造方法

有效

• 申請號: 201810033460.2
• 申請日: 2018-01-12
• 公開（公告）號: CN108305894B
• 公開（公告）日: 2023-05-02
• 發明（設計）人: 金鐘壽
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/41
• 分類號: H01L29/41;H01L21/336;H01L29/78
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

1.一種半導體器件，包括：

襯底；

在所述襯底上形成的第一源極/漏極區；

在所述第一源極/漏極區上形成的垂直溝道；

在所述垂直溝道上形成的第二源極/漏極區；

在所述垂直溝道的外表面上形成的柵電極；以及

在所述襯底上形成的金屬焊盤，并且所述金屬焊盤電連接至所述第一源極/漏極區，

其中所述金屬焊盤的上表面的高度與所述柵電極的上表面的高度相同。

2.根據權利要求1所述的半導體器件，其中所述金屬焊盤包括鎢(W)、鈷(Co)、銅(Cu)、鉭(Ta)、鈦(Ti)、釕(Ru)、鋁(Al)、金屬碳化物或金屬氮化物之一。

3.根據權利要求1所述的半導體器件，還包括：

從所述金屬焊盤延伸的第一金屬觸點；以及

從所述柵電極延伸的第二金屬觸點，

其中所述第一金屬觸點的縱向長度與所述第二金屬觸點的縱向長度相同。

4.根據權利要求1所述的半導體器件，還包括連接到所述金屬焊盤和所述第一源極/漏極區的硅化物層。

5.根據權利要求4所述的半導體器件，其中所述硅化物層的上表面的高度與在所述襯底上形成的底部間隔物的上表面的高度相同。

6.根據權利要求1所述的半導體器件，其中所述第一源極/漏極區摻雜有n型雜質或p型雜質之一。

7.根據權利要求1所述的半導體器件，其中所述第二源極/漏極區摻雜有n型雜質或p型雜質之一。

8.根據權利要求1所述的半導體器件，其中所述半導體器件包括n型場效應晶體管或p型場效應晶體管中的至少一種。

9.根據權利要求1所述的半導體器件，還包括在所述垂直溝道的外表面上形成的柵極電介質層。

10.一種半導體器件，包括：

第一場效應晶體管(FET)，包括：

在襯底上形成的第一底部源極/漏極區；

第一垂直溝道，包括外表面并且形成在所述第一底部源極/漏極區上；

在所述第一垂直溝道上形成的第一上部源極/漏極區；以及

在所述襯底上形成的第一金屬焊盤，并且所述第一金屬焊盤電連接至所述第一底部源極/漏極區，

第二場效應晶體管(FET)，包括：

在所述襯底上形成的第二底部源極/漏極區；

第二垂直溝道，包括外表面并且形成在所述第二底部源極/漏極區上；

在所述第二垂直溝道上形成的第二上部源極/漏極區；以及

在所述襯底上形成的第二金屬焊盤，并且所述第二金屬焊盤電連接至所述第二底部源極/漏極區，

在所述第一垂直溝道和所述第二垂直溝道的外表面上形成的柵電極，

其中所述第一金屬焊盤的高度和所述第二金屬焊盤的高度與所述柵電極的高度相同。

11.根據權利要求10所述的半導體器件，還包括：

耦接到所述第一金屬焊盤和所述第二金屬焊盤的多個第一孔；

耦接到所述第一上部源極/漏極區和所述第二上部源極/漏極區的多個第二孔；以及

耦接到所述柵電極的第三孔，其中所述多個第一孔的縱向深度與所述第三孔的縱向深度相同。

12.根據權利要求11所述的半導體器件，其中所述多個第一孔或所述第三孔的縱向深度大于所述第二孔的縱向深度。

13.根據權利要求10所述的半導體器件，還包括：

IA174048A

在所述第一金屬焊盤下方形成的第一硅化物層，以及

在所述第二金屬焊盤下方形成的第二硅化物層。