[發明專利]半導體結構及其制造方法

有效

• 申請號: 201810031872.2
• 申請日: 2018-01-12
• 公開（公告）號: CN108346635B
• 公開（公告）日: 2021-10-15
• 發明（設計）人: 陳碩懋;許峰誠;鄭心圃
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/528;H01L21/50;H01L21/56
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蔣林清

1.一種半導體封裝裝置，其包括：

第一重布層；

中介層裸片，其安置在所述第一重布層上方，所述中介層裸片彼此間隔開，且所述中介層裸片中的每一者包括：

襯底；

多個貫穿硅通路TSV，其由所述襯底橫向環繞；

重布層，其電耦合到所述TSV；及

多個帽蓋，其位于所述重布層上方且對齊所述TSV；

第一半導體裸片，其安置在所述中介層裸片上方且電耦合到所述中介層裸片；

模制材料，其囊封所述中介層裸片及所述第一半導體裸片；

第二重布層，其位于所述中介層裸片的與所述第一重布層相對的側上，所述第二重布層在所述中介層裸片之間的所述模制材料的一部分上方延伸，及

多個導電通路，其位于所述中介層裸片及所述第二重布層之間 且延伸穿過對應的所述帽蓋而電連接所述重布層及所述第二重布層；

其中所述多個TSV中的每一者包括從所述第一半導體裸片附近的第一端到所述第一重布層附近的第二端逐漸變窄的側壁。

2.根據權利要求1所述的半導體封裝裝置，其中所述TSV中的每一者通過所述對應的導電通路電耦合到所述第一重布層，所述導電通路由所述模制材料橫向環繞。

3.根據權利要求2所述的半導體封裝裝置，其中所述TSV及所述對應的導電通路安置在相應的所述中介層裸片的所述重布層的相對側上。

4.根據權利要求3所述的半導體封裝裝置，其進一步包括環繞所述導電通路的電介質層，所述電介質層由所述模制材料橫向環繞。

5.根據權利要求4所述的半導體封裝裝置，其中所述模制材料由電介質材料形成。

6.根據權利要求1所述的半導體封裝裝置，其進一步包括外部連接件，其中所述多個TSV中的每一者通過所述外部連接件中的對應一者電耦合到所述第二重布層。

7.根據權利要求1所述的半導體封裝裝置，其進一步包括位于所述多個TSV與所述襯底之間的襯層。

8.一種半導體封裝裝置，其包括：

第一中介層裸片，其包括：

半導體襯底；

多個貫穿硅通路TSV，其延伸穿過所述半導體襯底；

重布層，其電耦合到所述TSV；及

多個帽蓋，其位于所述重布層上方且對齊所述TSV；

半導體裸片，其位于所述第一中介層裸片上方；

第一重布層，其位于所述第一中介層裸片與所述半導體裸片之間且將所述第一中介層裸片與所述半導體裸片電耦合；

第二重布層，其位于所述第一中介層裸片的與所述第一重布層相對的側上；

多個導電通路，其位于所述中介層裸片及所述第二重布層之間 且延伸穿過對應的所述帽蓋而電連接所述重布層及所述第二重布層；及

經模制底膠材料，其位于所述第一重布層與所述第一中介層裸片之間，所述經模制底膠材料包括與所述第一中介層裸片的側壁會接的側壁，

其中所述多個TSV中的每一者包括從所述第二重布層附近的第一端到所述第一重布層附近的第二端逐漸變窄的側壁。

9.根據權利要求8所述的半導體封裝裝置，其進一步包括囊封所述第一中介層裸片及所述第一重布層的模制材料。

10.根據權利要求9所述的半導體封裝裝置，其進一步包括與所述第一中介層裸片間隔開的第二中介層裸片，所述第二中介層裸片包括：

半導體襯底；及

多個貫穿硅通路TSV，其延伸穿過所述第二中介層裸片的所述半導體襯底。

11.根據權利要求8所述的半導體封裝裝置，其進一步包括位于所述第一重布層與所述第一中介層裸片之間的第一外部連接件，其中所述經模制底膠材料囊封所述第一外部連接件且由電介質材料囊封。