[發明專利]基于數字調制技術的核磁共振射頻脈沖發生器及控制方法有效
| 申請號: | 201810031086.2 | 申請日: | 2018-01-12 |
| 公開(公告)號: | CN108107389B | 公開(公告)日: | 2020-05-12 |
| 發明(設計)人: | 徐征;朱云峰;何為;賀玉成;吳嘉敏 | 申請(專利權)人: | 重慶邁格威電子科技有限公司 |
| 主分類號: | G01R33/36 | 分類號: | G01R33/36 |
| 代理公司: | 北京同恒源知識產權代理有限公司 11275 | 代理人: | 趙榮之 |
| 地址: | 400030*** | 國省代碼: | 重慶;50 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 數字 調制 技術 核磁共振 射頻 脈沖 發生器 控制 方法 | ||
1.基于數字調制技術的核磁共振射頻脈沖發生器的時序控制方法,其特征在于:該方法包含如下步驟:
S1:在脈沖發生器上電或復位后對FPGA芯片和數字頻率合成器的基礎配置進行初始化;
S2:脈沖發生器進入空閑狀態,等待外部使能信號;
S3:令雙端口RAM芯片的地址add=add+1,FPGA芯片讀取下一個射頻脈沖信號的脈沖參數,更新延時時間t,并選擇波形存儲器,將頻率、相位信息寫入直接數字頻率合成器中對應的Profile寄存器,經過延時時間t,執行S4;
S4:通過FPGA芯片的ROM地址總線管理器根據脈沖時長調整地址步進率,在脈沖發生期間均勻讀取波形ROM內的包絡波形文件并與振幅參數寄存器中的振幅數據做乘法運算生成并行調制數據;
S5:并行調制數據通過直接數字頻率合成器的并行接口對輸出振幅實時調制,同時波形ROM內波形數據的符號位通過控制Profile寄存器的切換進行快速反相處理;
S6:當射頻脈沖完成后,進行判定,若整個脈沖序列處于已完成狀態,則進行步驟S2;若整個脈沖序列處于未完成狀態,則進行步驟S3。
2.根據權利要求1所述的基于數字調制技術的核磁共振射頻脈沖發生器的時序控制方法,其特征在于:步驟S5中對輸出振幅實時調制具體為:
射頻脈沖頻率、相位的數字化調制:通過向直接數字頻率合成器的兩個Profile射頻參數寄存器寫入頻率相同、相位相反的控制字,結合波形數據符號位的Profile寄存器選擇功能,完成頻率、初始相位的調制及波形調制過程中的快速反相操作;
射頻脈沖振幅的數字化調制:將FPGA芯片的振幅參數寄存器中的振幅數據與波形數據做數字乘法運算后,通過直接數字頻率合成器的并行接口實時控制射頻脈沖的輸出幅度;
射頻脈沖波形的數字化調制:將可選波形數據存儲于FPGA芯片的多個ROM存儲器中,FPGA芯片的ROM地址總線管理器在系統時鐘作用下控制ROM存儲器中波形數據的有序輸出,波形數據的數據位數據與振幅參數寄存器中的振幅數據做數字乘法運算后通過直接數字頻率合成器的并行接口實時控制射頻脈沖的輸出幅度,其符號位數據通過控制Profile射頻參數寄存器的快速切換完成波形調制過程中的快速反相操作。
3.根據權利要求1或2所述的基于數字調制技術的核磁共振射頻脈沖發生器的時序控制方法,其特征在于:所述核磁共振射頻脈沖發生器包含雙端口RAM芯片,FPGA芯片和直接數字頻率合成器;
所述雙端口RAM芯片連接至所述FPGA芯片,所述FPGA芯片連接至所述數字頻率合成器;
所述雙端口RAM芯片用于存放核磁共振脈沖序列的脈沖參數,所述FPGA芯片用于讀取脈沖參數并轉換為數字頻率合成器的控制參數,所述數字頻率合成器用于在所述FPGA芯片的控制下生成射頻脈沖信號。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于重慶邁格威電子科技有限公司,未經重慶邁格威電子科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810031086.2/1.html,轉載請聲明來源鉆瓜專利網。





